Beruflich Dokumente
Kultur Dokumente
FACULTAD DE INGENIERA DE
SISTEMAS E INFORMATICA
ARQUITECTURA DE COMPUTADORAS
Mg. JUAN CARLOS GONZALES SUAREZ
2015-I
MAPA de MEMORIA
A0
A1
Memoria
ROM
32K X 8
A12
A13
~CS
D0
D1
D6
D7
A0
A1
A11
A12
~CS
Memoria
RAM
16K X 8
D0
D1
D6
D7
R/~W
uP
Decoder
Memoria
Memoria
ROM
Memoria
RAM
Bus de Datos
Bus de Control
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Interconexin de uP a Memorias
___ ___
WR RD
_______
MEMRQ
A15
A14
A15
A14
Bus de Direccion
A15
A14
R/~W
Memoria
ROM
~CS
uP
D7
D0
Memoria
RAM
~CS
D7
D0
Bus de Datos
A15 A14
0
0
0
1
1
Dispos. Controles
ROM Read-MEMRQ
ROM Read-MEMRQ
RAM Read/Write-MEMRQ
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
8086
U
8088
Decoder
I/O
Interface
De
Salida
Interface
De
Entrada
Bus de datos
Bus de control
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Interconexin de uP a Perifericos
Bus de Direccion
1
0
______
IORQ
uP
___
RD
___
WR
Tecla
LED
Decoder
F.F.
Bus de Datos
A7 A6 A5 A4 A3 A2 A1 A0 Hex Dispos. Control
0 0 0 0 1 0 0 0 08h Tecla
Read
0 0 0 0 1 0 0 1 09h LED
Write
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
1k
74LS244
OEa
Ia3
Ia2
Ia1
Ia0
OEb
Ib3
Ib2
Ib1
Ib0
S1
0
Tecla
Ya3
Ya2
Ya1
Ya0
Yb3
Yb2
Yb1
Yb0
D7
Bus de
Datos
D0
Sel
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
L1
330
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
CP
D0
D1
D2
D3
D4
D5
D6
D7
OE
74LS374
D0
Bus de
Datos
D7
Sel
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
74LS138
A2
A1
A0
E3
E2
E1
U4A
I
I
I
A7
0
0
.
0
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
08h
0Fh
A6 A5 A4 A3 A2 A1 A0 Hex
0 0 0 1 0 0 0 08h
0 0 0 1 0 0 1 09h
.
.
.
.
.
.
. .
0 0 0 1 1 1 1 0Fh
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Interconexin de uP a Perifericos
______
IORQ
Bus de Direcciones
A7 A6A5A4A3 A2 A1 A0
74138__
__
S7 .............
1
0
Tecla
__
S1 S0
Q
Ck
D
uP ___
RD
___
WR
D0
Bus de Datos
A7 A6 A5 A4
0 0 0 0
0
.
0
0
.
0
0
.
0
0
.
0
LED
D7
0
.
1
0
.
1
1 09h
. .
1 0Fh
LED
Write
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Intruccciones de I/O
IN
Bus de direcciones
Forma1:
IN AX,08h
0008 h
Bus de datos
Forma2:
MOV DX,4B9Ah
IN
AX,DX
uP
Contenido de AX
Bus de control
RD , IO/M
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Intruccciones de I/O
OUT Transfiere datos de AL, AX o EAX hacia
un dispositivo de I/O
Bus de direcciones
Forma1:
0008 h
OUT 08h,AX
Forma2:
MOV DX,4B5Eh
OUT DX,AX
uP
Bus de datos
Contenido de AX
Bus de control
WR, IO/M
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Inicio
BL 00
AL (Port 08)
No
AL=1
Si
Bl not (bL)
AL BL
(Port 09) AL
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Inicio
BL 00
AL (Port 08)
No
AL=1
Si
Bl not (bL)
AL BL
(Port 09) AL
AL (Port 08)
Si
AL=0
No
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Interconexin de uP a Perifericos
___ ___
WR RD
_____
IORQ
A7 A6 A5 A4 A3 A2 A1 A0
Bus de Direcciones
A7 A6 A5 A4 A3 A2 A1 A0
a
f g b
e d
c
T7 T6 T5 T4 T3 T2 T1 T0
a b c d e f g pto.
uP
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
Ck
D7 D6 D5 D4 D3 D2 D1 D0
D7
D0
D7
D0
Bus de Datos
A7 A6 A5 A4 A3 A2 A1 A0 Hex Dispos. Control
0 0 0 0 1 0 0 0 A1h Tecla
Read
0
C4h
LED
Write
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Inicio
Blanquear Diplay
INI:
AL (Port A1)
Memoria
No
Direc.
Datos
Es
Tabla
11111100
0
Tabla+1 11000000 1
Tabla+2 11011011
2
:
:
:
:
.
.
Tabla +7 11100000 7
AL=1
Si
AL=0
No
Arquitectura de Computadoras
Mg. Juan Carlos Gonzales Surez
Gracias
Juan Carlos Gonzales Suarez
juancgonzaless@yahoo.com