Beruflich Dokumente
Kultur Dokumente
ASIGNATURA:
SISTEMAS DIGITALES
Segunda Unidad
Didctica:
Puertas Lgicas y
Algebra de Boole
Ing. Jos Mendoza Rodrguez
Puertas Lgicas
ING. JOS MENDOZA RODRGUEZ
Tablas de verdad
Para evaluar el valor de verdad de una proposicin compuesta es muy til
usar una tabla de verdad. Esta es sencillamente una tabla que muestra el
valor de la funcin de salida (proposicin compuesta) para cada
combinacin de las variables de entrada (proposiciones componentes)
En el siguiente circuito lgico de dos entradas la tabla muestra todas las
combinaciones de los posibles niveles lgicos presentes en las entradas A
y B y del correspondiente nivel de salida S.
Entradas
A
B
Salida
Circuito lgico
Diagramas de Temporizacin
Es otra forma de describir la operacin de un circuito digital, en este
diagrama se muestra como se comporta la salida cuando recibe en sus
entradas seales que cambian de un estado a otro con el tiempo.
1
0
1
0
1
S1 0
1
S2 0
Subfamilia
Cpsula
Muesca
Serie
Funcin
Compuerta AND
Operador lgico AND (conjuncin lgica)
Una proposicin compuesta que utiliza este operador para relacionar sus
proposiciones componente ser verdad SI y SOLO SI las proposiciones
componentes son verdaderas. Se simboliza con "" y al igual que en el
lgebra convencional puede suprimirse. ( AB , A B).
Compuerta AND
La compuerta AND es un dispositivo de dos o mas entradas y una salida
que cumple con la condicin que la salida toma el valor lgico 1 si, y solo
si todas las entradas valen 1.
A
B
A
AB
Compuerta AND
1
A
A
B
0
0
+
B
S = A.B
Compuerta AND
1
A
A
B
1
0
+
B
S = A.B
Compuerta AND
1
A
A
B
0
0
+
B
S = A.B
Compuerta AND
1
A
A
B
1
1
+
B
S = A.B
Compuerta AND
Compuerta OR
Operador lgico OR (disyuncin lgica)
Una proposicin compuesta que utiliza este operador ser verdad si
cualquiera de las proposiciones componentes es verdadera. Se simboliza
con el signo "+. (A+B).
Compuerta OR
La compuerta OR es un dispositivo de dos o mas entradas y una salida
que cumple con la condicin que la salida toma el valor lgico 1 si, y solo
si una o mas entradas valen 1.
A
B
A+B
Compuerta OR
1
A
B
0
0
0
A
B
B
A
S = A+B
Compuerta OR
1
A
B
1
1
0
A
B
B
A
S = A+B
Compuerta OR
1
A
B
0
1
1
A
B
B
A
S = A+B
Compuerta OR
1
A
B
1
1
1
A
B
B
A
S = A+B
Compuerta OR
74LS32
Compuerta NOT
Operador lgico NOT (negacin)
Este operador se refiere a una sola proposicin, negando su valor de
verdad. Se representa con una barra sobre el smbolo que representa la
proposicin. (P.)
Compuerta NOT
La compuerta NOT es un dispositivo de una entradas y una salida que
cumple con la condicin que la salida toma el valor lgico negado de la
entrada.
A
A
Compuerta NOT
A
S
A
S=A
A
Compuerta NOT
A
S=A
A
Compuerta NOT
4069
Compuerta NAND
Compuerta NAND
La compuerta NAND es un dispositivo de dos o mas entradas y una salida
que equivale a una compuerta AND seguida de negador (NOT AND =
NAND).
Cumple con la condicin que la salida toma el valor lgico 0 si, y solo si
todas las entradas valen 1. Si no la salida toma el valor 1.
Se representa como una compuerta NAND seguida de un circulo que
denota la negacin.
A
B
Compuerta NAND
1
A
A
B
0
1
S = A.B
Compuerta NAND
1
A
A
B
1
1
S = A.B
Compuerta NAND
1
A
A
B
0
1
S = A.B
Compuerta NAND
1
A
A
B
1
0
S = A.B
Compuerta NAND
74LS00
4011
Compuerta NOR
Compuerta NOR
La compuerta NOR es un dispositivo de dos o mas entradas y una salida
equivalente a una compuerta OR seguida de un negador (NOT OR =
NOR).
Cumple con la condicin que la salida toma el valor lgico 1 si, y solo si
todas las entradas valen 0. Para las otras combinaciones la salida es 0.
Se representa como una compuerta OR seguida de un circulo que denota
la negacin
A
B
Compuerta NOR
1
A
A
B
0
1
0
1
S = A+B
Compuerta NOR
1
A
A
B
1
0
0
1
S = A+B
Compuerta NOR
1
A
A
B
0
0
1
1
S = A+B
Compuerta NOR
1
A
A
B
1
0
1
1
S = A+B
Compuerta NOR
74LS02
4001
Compuerta XOR
Compuerta EXOR
La compuerta EXOR (OR exclusivo) es un dispositivo de dos entradas y
una salida que cumple con la condicin que la salida toma el valor lgico
1 si, y solo si las entradas son diferentes.
A
B
Compuerta XOR
1
A
A
B
0
0
S=A+B
Compuerta XOR
1
A
A
B
1
1
S=A+B
Compuerta XOR
1
A
A
B
0
1
S=A+B
Compuerta XOR
1
A
A
B
1
0
S=A+B
Compuerta XOR
7486
4030
Compuerta XOR
Compuerta EXNOR
La compuerta EXNOR (NOR exclusivo) es un dispositivo de dos entradas
y una salida que cumple con la condicin que la salida toma el valor lgico
0 si, y solo si las entradas son diferentes.
A
B
Compuerta XNOR
1
A
A
B
0
1
S=A+B
Compuerta XNOR
1
A
A
B
1
0
S=A+B
Compuerta XNOR
1
A
A
B
0
0
S=A+B
Compuerta XNOR
1
A
A
B
1
1
S=A+B
Compuerta XNOR
4077
Puertas Especiales
ING. JOS MENDOZA RODRGUEZ
Entrada
Salida
Habilitador
Entrada
Salida
Habilitador
0
0
1
1
1
0
0
1
0
Hi-Z
1
Hi-Z
0
1
Hi-Z
1
Hi-Z
0
TTL de
colector
abierto 74LS05
A.B
B
Entradas C
D
C.D
E.F
A.B.C.D.E.F
Salida
Compuertas Buffer
Tambin llamados separadores son esencialmente compuertas con una alta
capacidad de corriente de salida. Esta caracterstica les permite manejar
directamente LEDs, rels de estado slido, rels electromecnicos y otras
cargas que no pueden ser impulsadas directamente por compuertas comunes.
Son usados como amplificadores de corriente
+v
Entrada
Carga
Carga
Entrada
Modo sink
Modo source
Compuertas Buffer
4049
4050
Resumen
Familias Lgicas
ING. JOS MENDOZA RODRGUEZ
Algunas de las familias ms antiguas son la RTL (resistortransistor-logic), la DTL (diode-transistor-logic), la I 2L (intensityinjection-logic)
No obstante, las familias lgicas ms empleadas hoy en da son
dos:
TTL, Transistor-Transistor-Logic, basada en el empleo de
transistores bipolares
CMOS, Complementary MOSFET, basada en el empleo de
transistores MOSFET complementarios, es decir, de canal P
y de canal N
Tensin de alimentacin
IH(mn)
IL(mx)
OH(mn)
OL(mx)
tF
tPHL
Familia
TTL
Dentro de la familia TTL existen
varias subfamilias o series que en
funcin del tipo de transistores y valores de la resistencias
integradas consiguen variar los parmetros elctricos de las
mismas.
Tiempo
Disipacin por
propagacin
puerta (mW)
Serie
Nomenclatura
(ns)
Standard
54/74
10
10
Low Power
54/74 L
33
High Speed
54/74 A
22
Schottky
54/74 S
20
Low Power
Schottky
54/74 LS
10
Advanced
Schottky
54/74 AS
1.5
8.5
Familia
Caractersticas de la FamiliaTTL
TTL
Tensin de alimentacin: 4.75V < Vcc < 5.25V
Niveles lgicos de tensin:
5V
ENTRADA
SALIDA
5.0 V
5.0 V
"1"
"1"
V
IH
= 2.0 V
OH
= 2.4 V
Zona de
incertidumbre
V
IL
= 0.8 V
"0"
0.0 V
TTL Standard
Zona de
incertidumbre
OL
= 0.4 V
0.0 V
"0"
Familia
Corrientes de entrada y salida.
TTL
ENTRADA EN ESTADO BAJO
IL
IL
< 0.8 V
Equivalente
+5V
I IH = 0.04
mA
= 1.6 mA
IH
> 2.0 V
Equivalente
IIH=0.04 mA
(Corriente que absorbe
estado alto)
Familia
Corrientes de entrada y salida.
TTL
+5 V
IOL=16 mA
(Corriente que es
capaz de absorber.
Nivel bajo de
salida)
I
T4
T3
OL
OL
< 0.4V
I OLm ax
Equivalente
= 16 mA
T4
I OH
D
T3
OL
>2.4V
IOH=0.4 mA
(Corriente que es
capaz de dar. Nivel
alto de salida)
I OHm ax
Equivalente
= 0.4 mA
Familia
Algunas definiciones y tipos de
salida.
TTL
TOTEM POLE
La salida en Colector
Abierto
permite
colocar
varias
salidas en paralelo.
WIRE-AND
COLECTOR
ABIERTO
+Vcc
La
salida
en
TOTEM POLE no
permite
colocar
salidas en paralelo
+Vcc
Salida
T4
T3
Salida
"0" - T saturado
"1" - T corte
Familia
Salida colector abierto. WIRED-AND
TTL
+Vcc
+Vcc
Producto lgico
A
Salida
OC
S =A B =A +B
B
OC
Familia
Salida Triestado
TTL
A
Habil itacin
Familia
Fan-Out
TTL
Representa el nmero de cargas
unitarias que puede manejar la
salida de una puerta lgica.
IOL IOH
,
I IL I IH
I IL =1.6mA
I IH =0.04mA
I OL =16mA
I OH =0.4mA
I IH =0.04mA
I IL =1.6 mA
10
Familia
Caractersticas de Conmutacin
TTL
Limita la velocidad de conmutacin
y por lo tanto la frecuencia de la
seal de salida.
Existe un compromiso entre la
velocidad de conmutacin y el
consumo.
t
A
t PHL t PLH
tP
10 ns
2
t PHL
t PLH
Familia
CMOS
Esta familia emplea transistores MOS-FET
complementarios, es decir, tipo P y tipo N.
Principales Ventajas:
Consumo esttico reducido (nulo)
Alta inmunidad al ruido
Amplio margen de alimentacin 3 a 18V
+V
DD
T1
S= E
0
T2
SS
Principales inconvenientes:
Mayor tiempo de propagacin
Menores corrientes de salida
E
T1
T2
Saturad
o
Corte
Corte
Satura
do
Familia
CMOS
Existen dos familias CMOS:
Familia 4000 emplea transistores de puerta metlica. Admite
alimentacin entre 3.0 y 15.0V
Familia 74HC y 74HCT, emplea transistores con puerta de silicio.
Admite alimentacin entre 2.0 y 6.0V. Son compatibles pin a pin con
sus equivalentes de la familia TTL 74XX.
La familia 74HC es compatible TTL en salidas
La familia 74HCT es compatible TTL en entradas y salidas
Familia
Caractersticas de la FamiliaCMOS
CMOS
Tensin de alimentacin: 3V < Vcc <
18V
Niveles lgicos de tensin:
ENTRADA
V
DD
"1"
V
IH
= 0.7 V
SALIDA
V
OH
=V
DD
DD
Zona de
incertidumbre
Zona de
incertidumbre
CMOS Standard
IL
"1"
- 0.05V
= 0.3V
DD
0.0 V
"0"
OL
= 0.05 V
"0"
Familia
Corrientes de entrada y salida.
CMOS
Entrada
5 pF
10
12
Ii
Las
entradas
CMOS
se
corresponden con las puertas de
los transistores
Por ello se pueden modelar como
un condensador en paralelo con
una resistencia de fugas:
La corriente de entrada es del
orden de pA.
Familia
Corrientes de entrada y salida.
CMOS
"0"
"1"
CMOS
I
IOH *
"1"
"0"
CMOS
I
OH
OL
Serie 4000B
Serie 74HC74HCT
1.0 mA
4.0 mA
IOL *
2.5 mA
4.0 mA
Estas corrientes dependen mucho de la tensin de alimentacin
y la temperatura. Ver hojas de caractersticas.
El fan-out de los circuitos CMOS es muy elevado. En la prctica
se limita a 50 para mantener una buena respuesta dinmica.
CMOS
Silicon-gate
74HC74HCT
2.5 nW
0.17 mW
8 ns
CMOS
Metal-gate
4000B
1 W
0.1 mW
50 ns
TTL
Estndard
74
10 mW
10 mW
10 ns
10
TTL S
74S
19 mW
19 mW
3 ns
20
TTL LS
74LS
2 mW
2 mW
10 ns
20
TTL ALS
74ALS
1 mW
1 mW
4 ns
20
TTL AS
74AS
8.5 mW
8.5 mW
1.5 ns
40
Algebra de Boole
ING. JOS MENDOZA RODRGUEZ
POSTULADOS
Los postulados para las tres operaciones bsicas, AND,
OR Y NOT, son suficientes para deducir cualquier
relacin booleana.
Complemento
Adicin
Multiplicacin
0 = 1
1 = 0
0+0=0
0+1=1
1+0=1
1+1=1
0.0=0
0.1=0
1.0=0
1.1=1
TEOREMAS DEL
LGEBRA DE BOOLE
Ley de la tautologa
Ley de la tautologa
Ley de la tautologa
Ley de la tautologa
a) 1*1= 1
b) 0*0 = 0
c) 1*0*0 = 0
c) 1*A*0 = 0
a) 1+1= 1
a) 1+0 = 1
a)0+0+0 = 0
AND y NAND
AND y NAND
AND y NAND
AND y NAND
OR y NOR
OR y NOR
OR y NOR
OR y NOR
1.-
A 0=
5.-
A 0=
2.-
A 1=
6.-
A 1=
3.-
A A=
7.-
A A=
4.-
A A=
8.-
A A=
A 0=
2.-
A 1=
3.-
A A=
4.-
A A=
PROPIEDADES DEL
LGEBRA DE BOOLE
Conmutativa
AND
Conmutativa
OR
A+B = B+A
Conmutativa
XOR
AB = BA
Conmutativa
Asociativa
AND
A(B C) = (A B) C = A B C
Asociativa
(A B) C = A B C
Asociativa
AND
OR
XOR
A(B C) = (A B) C = A B C
Asociativa
OR
A+B+C+D
Asociativa
OR
OR
A+B+C+D
(A+B)+C+D = (A+B)+(C+D)
Asociativa
NAND
Asociativa
Distributiva
Distributiva
Distributiva
=A
AA + AC + AB + BC
A + AC + AB + BC
A + AC + AB + BC
A (1+C+B)+
BC
1
=
A*1+ BC
A+ BC = A+ BC
Distributiva
TEOREMA DE DMORGAN
Por medio de este teorema se obtiene el
Equivalente de una funcin Booleana
Teorema de DMorgan
A B C ... A . B . C. ...
A . B . C . ... A B C ...
Teorema de DMorgan
Teorema de DMorgan
0
0
0
1
Teorema de DMorgan
Teorema de DMorgan
X Y Z W
X + Y + Z + W
Teorema de DMorgan
Teorema de DMorgan
Teorema de DMorgan
Ejercicios
F(A,B,C,D) = A B + C D + A BC
F(A,B,C,D) = ( A + B) + (C + D) + (A +B +C)
F(A,B,C,D) = A B + C D + A BC
F(A,B,C,D) = [ ( A + B) + (C + D) + (A +B +C) ]
F(A,B,C,D) = [( A + B) (C + D) (A +B +C)]
F(A,B,C,D) = A B + C D + A BC
F(A,B,C,D) = [( A + B) (C + D) (A +B +C)]
F(A,B,C,D) = A B + C D + A BC
F(A,B,C,D) = [( A + B) (C + D) (A +B +C)]
F(A,B,C,D) = A B+CD+A BC
10
11
12
13
F(A,B,C,D) = A B+CD+A BC
10
11
12
13
F(A,B,C,D) = A B+CD+A BC
10
11
12
13
F(A,B,C,D) = A B+CD+A BC
10
11
12
13
F(A,B,C,D) = A B+CD+A BC
10
11
12
13
Teorema de DMorgan
F (A,B,C) = ( A + B + C) ( A + B + C)