Codificadores y Decodificadores

CODIFICADORES Y
DECODIFICADORES
En este tema se explican los conceptos bsicos de los codificadores y

decodificadores, la clasificacin bsica de los mismos, y los circuitos

ms habituales en el mercado.
Comenzars leyendo la teora del guin propuesto, y junto con los

enlaces etiquetados en Delicious y los videos propuestos en Youtube,

relacionados con el tema, debers realizar un resumen final del tema
teniendo en cuenta todos los contenidos propuestos.
Delicious:http://www.delicious.com/stacks/view/DHGuVm
YouTube: http://www.youtube.com/playlist?list=PLC1F98EAC1B910B77

CODIFICADORES
DEFINICIN: Un codificador es un circuito combinatorio que cuenta con un nmero
determinado de entradas, de las cuales slo una tiene el estado lgico 1, y se genera
un cdigo de varios bits que depende de cul sea la entrada excitada.

TIPOS DE CODIFICADORES:
Con Prioridad
Sin Prioridad

EXPLICACIN DE UN CODIFICADOR DE 8 ENTRADAS Y 3 SALIDAS SIN

PRIORIDAD:
Solo una de las entradas puede estar activa a la vez entonces en cualquier lnea de la

tabla de este circuito todas las entradas excepto una sern 0.

 TABLA DE LA VERDAD QUE DEFINE ESTE CODIFICADOR ES:

FUNCIN DEL CODIFICADOR:

De esta tabla podemos concluir que:
O2 = A4 + A5 + A6 + A7
O1 = A2 + A3 + A6 + A7
O0 = A1 + A3 + A5 + A7

 EL CIRCUITO IMPLEMENTADO CON PUERTAS LGICAS:

Slo una de las entradas es 1 a la vez, as que slo hay 8 condiciones posible de

entrada. El circuito est diseado de tal manera que cuando A0 es 1, se genera a la

salida el cdigo binario 000. Cuando A1 es 1, se genera el cdigo binario 001, cuando
A2 es 1, se genera el cdigo binario 010 y as sucesivamente.
El diseo del circuito es muy simple, puesto que involucra analizar cada bit de salida y
determinar para cules casos de entrada ese bit es 1 y luego pasar los resultados por
una compuerta OR.

DECODIFICADORES
DEFINICIN: Un decodificador es un circuito combinacional que convierte la
informacin binaria de n lneas de entradas a un mximo de 2 n lneas nicas de salida.
Dicho de otra manera, un decodificador realiza la funcin opuesta a la de codificar, es
decir, convierte un cdigo binario de varias entradas en salidas exclusivas.

TIPOS DE CODIFICADORES:
Con salidas activas a nivel alto
Con salidas activas a nivel bajo

EXPLICACIN DE UN DECODIFICADOR DE 2 ENTRADAS Y 4

SALIDAS:

 TABLA DE LA VERDAD QUE DEFINE ESTE DECODIFICADOR ES:

FUNCIN DEL DECODIFICADOR:

De esta tabla podemos concluir que:

 EL CIRCUITO IMPLEMENTADO CON PUERTAS LGICAS:

Para la salida O0, ser 1 cuando los bits de entrada E o y E1 son 0. Luego, la expresin

booleana que le corresponde es:

El mismo razonamiento se repite para el resto de salidas, por lo que el circuito del

decodificador queda implementado con compuertas NOT y NAND

 EJEMPLO PRCTICO:
Se desea construir un indicador luminoso de siete segmentos hecho a base de diodos

emisores de luz (LED) rojos como el mostrado en la siguiente figura:

el cual indicar en forma decimal el nmero binario que se le aplique al decodificador

lgico que se encargar de convertir el nmero binario en el encendido apropiado de
segmentos. Constryase la Tabla de Verdad del decodificador requerido considerando
que un pulso de voltaje enciende al LED y la ausencia del mismo lo deja apagado.
La tabla de verdad ser la siguiente: Si tenemos cuatro entradas, tendremos 16
salidas.
Representaremos la iluminacin del diodo desde el nmero 0 al 9. El resto de estados
(los seis ltimos de la tabla de verdad que construyamos, sern irrelevantes), ya que no
se pueden representar debido a la naturaleza del diodo LED.

 EJEMPLO PRCTICO:
La tabla de la verdad se muestra a continuacin:

Con esta tabla de verdad,

deducimos que el funcionamiento
ser el siguiente.
El decodificador, realizar la
transformacin del nmero binario
correspondiente al nmero decimal,
activando los segmentos que
corresponden, como se indica a
continuacin.

LGICA SECUENCIAL
La mayora de los circuitos digitales incluyen

elementos de memoria.
Se describen mediante Lgica Secuencial.
Entradas

Salidas

Circuito
Combinacional

Elementos de
Memoria

Flip Flops
Elementos de memoria utilizados en circuitos

secuenciales temporizados (Circuito

Secuencial Sincrnico que utiliza un pulso de
reloj).
Posee al menos dos entradas y dos salidas.

Flip Flops
Un flip-flop puede mantener un estado binario

indefinidamente hasta que se cambie por una

seal de entrada para cambiar de estados.
El nmero de entradas da origen a distintos
tipos de FF.

Flip-Flops
Flip Flop= FF

-Un biestable, es capaz de permanecer

en un estado determinado o tambin
cambiar de estado.

-Esta caracterstica es ampliamente

utilizada en electrnica digital para
memorizar informacin.

Flip-Flops
-Se les puede considerar memorias de
1 bit, puesto que son celdas capaces
de almacenar un bit" de informacin.

- El paso de un estado a otro se

realiza variando sus entradas.

Flip-Flops
Los FF se dividen en:

-Asncronos: slo tienen entradas de control.

El ms empleado es el biestable RS.
-Sncronos: adems de las entradas de control
posee una entrada de sincronismo o de reloj.

Circuito Bsico
Flip-flop RS basado en NOR.
1
0

1
0

Circuito Bsico
Se usan los estados en que las
salidas Q y Q son complementarias.
Un Flip flop tiene dos estodos tiles:
Q=1 y Q=0 se dice que est en el
estado puesta a uno (o estado 1).
Q=0 y Q=1 se dice que est en el
estado puesta a cero (o estado 0).

Flip-Flop RS
Dispositivo de almacenamiento temporal de 2
estados (alto y bajo), cuyas entradas
principales, R y S.
R: el borrado (reset ).
S: el grabado (set ).

Si no se activa ninguna de las entradas, el

biestable permanece en el estado que posea
tras la ltima operacin de borrado o grabado.

Latch -RS
TABLA DE LA VERDAD
Latch-RS
Q(NO Q(NA
S
R
R)
ND)
0
0
EA
?
0
1
1
0
1
0
0
1
1
1
?
EA
Donde: (EA) es estado
anterior
y (?) es estado no
dedeterminado.
cada puerta a la entrada

La conexin cruzada de la salida

de la otra constituye el lazo de realimentacin imprescindible en
todo dispositivo de memoria.

Flip-Flop RS

Ntese que, las entradas R y S

se ejecutan hacia la siguiente
compuerta solo durante el
pulso del reloj.

TABLA DE LA VERDAD FFRS

QClock
R
S
(NOR)
0
x
x
EA
1
0
0
EA
1
0
1
1
1
1
0
0
1
1
1
?
Donde: (X) no importa,
(EA) es estado anterior
y (?) es estado no
determinado.

Flip-Flop JK (Jump
keep)
Es bsicamente igual que el FF-RS.
J: el grabado (set ).
K: el borrado (reset ).

A diferencia del FF-RS, en el caso de activarse

ambas entradas a la vez, la salida adquirir el
estado contrario al que tena.

Flip-Flop JK

(CLK) es la seal de reloj

que permite o no el cambio
del estado en el FF.

TABLA DE LA VERDAD
FF-JK
J
K
Q
0
0
EA
0
1
0
1
0
1
1
1
EA
Hay 3 entradas sncronas(J, K y
CLK). Las entradas J y K son
entradas de datos.

Donde: (EA) es estado

anterior
y ( EA) es negacin de
estado anterior.

Flip-Flop T (Toggle)
NOTA:
Todos
circuito
son
almacenamiento
temporal

estos
de

El FF-T cambia de estado (toggle), cada vez que

la entrada de reloj se dispara.
-Si el reloj pasa de (0) a (1), el valor que
almacena el FF permanece igual .
-Si el valor del bit T es (1) el valor de salida
cambia, al (0).
Toggle:
estado

cambio

de

Flip-Flop T (Toggle)

Qn+1 : Estado siguiente de Q.

TABLA DE LA VERDAD
FF-T
Qn+1
T
Q
0
0
0-EA
0
1
1-EA
1
0
1-T
1
1
0-T
Un FF- T se puede construir a
partir de un FF- JK, conectando
ambos pines juntos.

Donde: (Toggle) es cambio de

estado, y (EA) es estado
anterior.

Flip-Flop D (Data)
Un problema con los FF-RS es la condicin S=1,
R=1, una forma de solucionarlo es permitir
una sola nica entrada.
La salida del FF-D, es siempre igual, al valor
mas reciente aplicado a la entrada al
dispararse la seal de reloj.
Por tanto recuerda y produce la ultima entrada.

Flip-Flop D (Data)
Qn+1 : Estado siguiente de Q.

TABLA DE LA VERDAD
FF-D

Usando un inversor, en
una de la entrada se
garantiza de ser una
opuesta de la otra.

Q n+1

Donde: (X) no
importa.

MULTIPLEXORES
MULTIPLEXORES (MUX):
Un Multiplexor es un dispositivo que tiene varias entradas de datos, una nica salida y varias
entradas de seleccin.
El dato o datos que vamos a obtener a la salida depende de la entrada que seleccionemos
desde las entradas de seleccin.
Los MUX son circuitos combinacionales que pueden ser fcilmente implementados con
compuertas lgicas AND, OR y NOT.
Ejemplo de un MUX con dos entradas, una salida y una entrada de seleccin:

MULTIPLEXORES
MULTIPLEXORES (MUX):
Multiplexor de 4 entradas de datos, dos entradas de seleccin y una salida.

MULTIPLEXORES
La ecuacin Booleana de un MUX de 4 a 1 entrada es:

MULTIPLEXORES
Implementacin de un MUX de 4 a 1 con compuertas lgicas:

MULTIPLEXORES
Implementacin de un MUX de 4 a 1 utilizando un decodificador de 2 a 4 lneas:

MULTIPLEXORES

MULTIPLEXORES

Un

multiplexor recibe varias entradas y

transmite una de ellas a la salida.
Un Demultiplexor (DEMUX) realiza lo inverso
es decir recibe una nica entrada
y los
transmite por varias salidas.

El
cdigo de entrada de seleccin
determina cual de las salidas transmitir la
entrada de DATOS , es decir el
demultiplexor recibe una fuente de datos
de entrada y la distribuye en forma
selectiva a 1 de N canales de salida, al igual
que un interruptor de mltiples posiciones.

La figura 1 seala el diagrama lgico para un

demultiplexor que distribuye una lnea de

entradas de 8 compuertas AND, pero solo una
de estas se habilitara mediante las lneas de
entrada de SELECCIN.
Cuando S2 S1 S0 = 000, solamente se
habilitara la compuerta AND 0 y la entrada de
datos I aparecer en la salida O0, vase la
tabla de verdad.

TABLA DE VERDAD
Cdigo de
SELECCIN

SALIDAS

S2

S1

S0

O O6 O5
7

O4

O3 O2 O1

O0

I es la
entrada
de datos.

 El circuito demultiplexor de la figura anterior es similar

al circuito decodificador de 3 a 8 lneas de la figura 92, solo que se agrego una cuarta entrada (I) en cada
compuerta.
Muchos decodificadores de CI poseen una entrada de
HABILITACION, que es una entrada extra que se
agrega a las compuertas del decodificador, por lo que
este circuito integrado decodificador se usa como
demultiplexor en donde las entradas de cdigo binario
(A,B,C) sirven como entradas de SELECCIN y la
entrada de HABILITACION sirve como entrada de datos
I.
Por
lo
que
se
lo
denomina
decodificador/demultiplexor.

 La figura 2 muestra el uso de 74ALS138

como demultiplexor .
La entrada de habilitacin E1 se usa como la
entrada de datos I, mientras que las otras
dos entradas de habilitacin se mantienen en
sus estados activos.
Suponiendo que las entradas de seleccin
son 000, con este cdigo de entrada la nica
salida que se activara seria O0 mientras que
las dems entradas estn en ALTO.

Oo cambiara a bajo solo si E1 cambia a BAJO y

cambiara a ALTO si E1 cambia a ALTO, es decir

Oo seguir a la seal de E1 (entrada de datos
I)
mientras
que
las
dems
salidas
permanecern en ALTO.

DECODIFICADOR DE
La seal de reloj se encamina al destino bajo
RELOJ
el control de las lneas de Select.

FUNCIONAMIENTO DEMUX
Multiplexador de una lnea
a 8 lneas el cdigo Select
S2 S1 S0 determina la
salida de reloj.

Cdigo
de Select
S S S
2 1 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

O
7
0
0
0
0
0
0
0
I

O
6
0
0
0
0
0
0
I
0

O
5
0
0
0
0
0
I
0
0

SALIDAS
O O O
4 3 2
0 0 0
0 0 0
0 0
I
0
I
0
I
0 0
0 0 0
0 0 0
0 0 0

O
1
0
I
0
0
0
0
0
0

O
o
I
0
0
0
0
0
0
0

SISTEMA DE SEGURIDAD Y
VIGILANCIA
Se vigila el estado abierto o cerrado de las

puertas de acceso.
Cada puerta controla un interruptor
La visualizacin se debe dar mediante LEDS.

SISTEMA DE VIGILANCIA

Sistema de transmisin sncrona de

datos

Formas de onda de un ciclo

completo