04-Convertidores AD1

Comunicaciones Digitales:
Convertidores
Objetivo
Exponer los esquemas bsicos de la conversin
analgica-digital y digital-analgica.
Describir las caractersticas de operacin de los
esquemas ms utilizados para la conversin de seales
continuas en muestras discretizadas y viceversa.
El alumno deber comprender los esquemas bsicos de
funcionamiento as como las principales caractersticas
de dichos sistemas para obtener un ptimo
aprovechamiento de estos.
Al finalizar esta unidad el alumno deber ser capaz de
comprender, proponer, escoger o implementar sistemas
de adquisicin de datos con base en los requerimientos
de la tarea a desempear.
2
Introduccin
Fenmenos Fsicos
Frio, Calor, lluvia, Movimiento, Altura, Sonido, Aceleracin,
Inercia, Iluminacin, Trabajo, Composicin
Variables Fsicas
Temperatura, Humedad, Velocidad, Desplazamiento, Presin,
Frecuencia, Fuerza, Luminosidad, Tensin, Corriente, Acidez
Medicin Analgica
Transductores (Fsico Elctrico),
Muestreo (Variables Fijo),
Normalizacin (Arbitrario Normalizado (4-20mA, 1-5V)),..
3
Introduccin
Conceptos Bsicos
Variable de entrada
Magnitud fsica a medir

Intervalo de operacin
Fsico : Valores posibles que la variable de entrada puede asumir
Analgico: Escala de valores que puede alcanzar el convertidor

Valor de conversin Cero (0):
Mnimo valor medible por el convertidor analgico.

Valor de conversin tope:
Mximo valor reportable por el convertidor.

Bit Mas Significativo (MSB) :
Bit de mayor peso (Binario)

Bit Menos Significativo (LSB) :
Bit de menor peso (Binario)

4
Introduccin
Proceso de conversin AD y DA
Analog
signal
Anti-aliasing
filter
Sample-andhold circuit
10110
01101
00011
11100
ADC
10110
01101
00011
11100
DSP
DAC
Adquisicin de la seal de entrada
Filtrado analgico: Filtro Pasa Bajos
Muestreo
Cuantizacin
Procesamiento digital (CPU)
Generacin de la salida
Re-conversin a seal analgica
Filtrado analgico: Filtro Pasa Bajos

5
Reconstruction
filter
Enhanced
analog
signal
Proceso de Muestreo
Filtrado (pasa bajos)
Antes del muestreo, la
entrada analgica se debe
filtrar con un filtro antialiasing (pasa bajas).
Dicho filtro elimina las
frecuencias que superan el
lmite determinado por la
velocidad de muestreo del
sistema.
Analog
input
signal
Sampling
pulses
Sampled
version of
input signal
Sampling
circuit
Proceso de Muestreo: Nyquist

Una seal analgica de banda limitada que ha sido muestreada puede ser
perfectamente reconstruida a partir de una secuencia infinita de muestras si
la frecuencia de muestreo fS es mayor que 2 veces que fMAX, siendo fMAX la
frecuencia ms alta de la seal original.
Si la seal anloga contiene componentes de frecuencia mayores a
(1/2)fs, entonces se producirn errores de muestreo aliasing error.
Aliasing es cuando una seal parece tener una frecuencia diferente a
la de la seal original.
Postulado de Valvano : si fMAX es la ms alta componente de frecuencia
en la seal anloga, entonces la frecuencia de muestreo deber ser al
menos 10 veces mayor a fmax in para que la seal reconstruida se parezca a
la seal original.
Proceso de Muestreo
Seal de 200Hz muestreada a 2000Hz
Proceso de Muestreo
Proceso de Muestreo
This is aliasing
Proceso de Muestreo
Proceso de Muestreo
Seal de DC, 100Hz y 400Hz muestreada a

1600Hz
Proceso de Muestreo
Esto es aliasing
Filtro pasa bajas anti-aliasing

Para entender la necesidad de un filtro anti-aliasing, se necesita
recordar el teorema de muestreo que establece que: Con la
finalidad de recuperar una seal, la frecuencia de muestreo
debe ser al menos 2 veces mayor que la frecuencia ms alta
de la seal de entrada
fmuestreo > 2fa(max)

Donde fmuestreo = frecuencia con que se toman las muestras
fa(max) = mxima frecuencia (armnica) de la seal
Si la seal se muestrea menos que esto, el proceso de
recuperacin producir frecuencias que sern diferentes a la
seal original. Estas seales de "distorsionadas" se llaman alias.

El filtro pasa bajas debe ser calculado para dejar pasar las seales
de entrada que cumplan con los requisitos del teorema de
muestreo.
Espectro
Unfiltered
de la seal
analog
analgica
frequency
filtrada
spectrum
f
Overlap causesc
aliasing error
Espectro de la
frecuencia de muestreo
fsample
Frecuencia de corte (fc) debe ser menor de la mitad que la del muestreo fmuestreo

La mayora de las seales tienen componentes de frecuencia
armnicas mayores a la de muestreo. Para obtener la seal
deseada se disean filtros y determinan frecuencias de
muestreo que eviten dichos armnicos y/o ruidos.
Un ejemplo es la frecuencia de muestreo de un CD de audio.
Dicho muestreo se realiza a 44.1 kHz ya que frecuencias por
arriba de los 20 kHz no son detectables por el odo humano.
Que frecuencia de corte deber
tener un filtro pasa-bajos si este se
disea para un sistema de
reproduccin de audio CD?

La mayora de las seales tienen componentes de frecuencia
armnicas mayores a la de muestreo. Para obtener la seal
deseada se disean filtros y determinan frecuencias de
muestreo que eviten dichos armnicos y/o ruidos.
Un ejemplo es la frecuencia de muestreo de un CD de audio.
Dicho muestreo se realiza a 44.1 kHz ya que frecuencias por
arriba de los 20 kHz no son detectables por el odo humano.
Que frecuencia de corte deber
tener un filtro pasa-bajos si este se
disea para un sistema de
reproduccin de audio CD?
Respuesta = menos de 22.05 kHz
Circuito de muestreo Sample-And-Hold

Despus del filtro pasa bajas, en la siguiente estacin y
antes del convertidos, se coloca el circuito de
muestreo; conocido en ingls como: sample-and-hold.
Samples held for
one clock pulse
0100 0101
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
ADC
1100 1010
Muchos de los actuales convertidores analgico-digitales

incluyen dicha etapa de muestreo (sample-and-hold.) en
su circuitera.
Circuito de muestreo Sample-And-Hold

S/H
La seal fsica (existente en el espacio en tiempo

continuo) es muestreada por un instante al cerrarse
un interruptor y permitir que se cargue un capacitor.
Este valor ser mantenido por el capacitor cuando el
interruptor se abra. Finalmente, el valor almacenado
se transfiere a la salida del circuito mediante un
reforzador o seguidor de seal.
Cuantificacin
El cuantificador es el bloque al que le corresponde
convertir la tensin analgica de entrada al formato
de valores discretos, mismos que varan en
incrementos fijos dentro su intervalo de operacin.
La lectura resultante es el equivalente en escalones

cunticos de la tensin Ve (voltaje de entrada).
El escaln cuntico a corresponde al

incremento o diferencia entre valores discretos
adyacentes y a la vez al valor del bit menos
significativo
Vemx Ve min
a=
= Ve = 1 LSB
n
2
Para cuantificar ...

1) La seal discreta en
tiempo pero continua en
amplitud se alimenta en el
cuantificador
2) Una funcin de
transferencia compara dicha
seal de entrada contra N
niveles de decisin.
3) A cada valor de entrada
se le asigna el valor
discreto fijo ms cercano
y as se produce el valor de
salida.
La amplitud de los niveles suele ser constante, pero en algunos casos se
emplean transformaciones especiales (e.g. escalas logartmicas)
Codificador
El codificador proporciona la traduccin digital
(generalmente en formato hexadecimal)
correspondiente a la tensin analgica cuantificada
Vc.
La funcin del cuantificador y del codificador en
conjunto es lo que se conoce como convertidor
analgicodigital.
Tipos de convertidores A/D

Convertidores A/D
Simultaneo o tipo Flash

Secuencial
Delta-Sigma
Integrador o de doble pendiente (Integrator / Dual Slope )
De aproximaciones sucesivas
Convertidor A/Digital simultaneo (flash)

Consta de una serie de comparadores, cada uno
hace una comparacin de la seal de entrada con un
voltaje de referencia nico.
A medida que la tensin de entrada analgica excede

la tensin de referencia en cada comparador, las
salidas del comparador se saturan secuencialmente.
Las salidas del comparador se conectan a las

entradas de un circuito codificador de prioridad, que
produce una salida binaria basado en la entrada activa
de orden ms alto, haciendo caso omiso de todas las
dems entradas activas.
Convertidor AD simultaneo tipo flash

El ADC tipo flash utiliza una
serie de comparadores de
alta velocidad junto al
codificador que proporciona
las combinaciones binarias
nicas para cada estado.
+V REF
Input from
sampleand-hold
Priority
encoder
El diseo de este circuito es

bastante sencillo. Consta de
2n-1 amplificadores
operacionales funcionando
como comparadores, donde n
es el nmero de bits de
salida.
Op-amp
comparators
6
5
3
2
EN
Enable
pulses
D0
D1
D2
Parallel
binary
output
Convertidor Anlogo-Digital simultaneo

+V REF
EJEMPLO:
Input from
sampleand-hold
Si el intervalo de tensin analgica de

entrada, va de 0 a 3 Vdc y Si el valor
de n se escoge igual a 3, el escaln
cuntico tiene el valor de:
Vemx Ve,min
2
3 V 0 V
=0, 375 V
3
2
Priority
encoder
a=
Op-amp
comparators
6
5
3
2
EN
Enable
pulses
D0
D1
D2
Parallel
binary
output
Convertidor Anlogo-Digital simultaneo

Vref1 =
Vref2 =
Vref3 =
Vref4 =
Vref5 =
Vref6 =
Vref7 =
0,375 V para
0,750 V para
1,125 V para
1,500 V para
1,875 V para
2,250 V para
2,625 V para
0,375 V
0,750 V
1,125 V
1,500 V
1,875 V
2,250 V
2,625 V
Ve
Ve
Ve
Ve
Ve
Ve
Ve
>
>
>
>
>
>
>
En general:
Vrefmx = Vref(2n-1) = Vemx 1 LSB
0V
0,375 V
0,750 V
1,125 V
1,500 V
1,875 V
2,250 V
Tabla de funcionamiento del convertidor

A/D simultaneo
CONDICIONES DE
COMPARACION
LINEAS DE CUANTIFICACION
C7
C6
C5
SALIDAS
C4
C3
C2
C1
S2
S1
S0
0,375 V Ve > 0 V
0,750 V Ve > 0,375 V
1,125 V Ve > 0,750 V
1,500 V Ve > 1,125 V
1,875 V Ve > 1,500 V
2,250 V Ve > 1,875 V
2,625 V Ve > 2,250 V
3,000 V Ve > 2,625 V

Ventajas
Operacin simple y sencilla
de implementar
El ms rpido.
Limitado slo por los
retardos de propagacin
de los comparadores y
compuertas lgicas.
Desventajas
Baja resolucin
Altos costos para aquellos de
alta resolucin
Para cada bit adicional el
nmero de comparadores
se dobla (i.e. para 8 bits, se
requieren 255 comparadores)
Convertidor A/Digital semi-paralelo

Codificacin en semi-paralelo
(Half Flash ADC)
Entrada
analgica
Es un proceso de dos pasos:

1) La seal es convertida a la mitad de la
precisin y un D/A interno convierte esta
seal en un valor anlogo.
2) Con este valor se calcula la diferencia
entre la seal del DAC y la seal original.
La diferencia es
convertida a valor
digital con un segundo convertidor flash
y con esto se obtienen los bits menos
significativos.
Convertidores de bajo costo y muy rpidos
4 bit
Flash ADC
(4 MSBs)
4 bit
DAC
4 bit
Flash ADC
(4 LSBs)
Almacen
ador
de 3
estados
Convertidor AD secuenciales
El convertidor A/D secuencial elimina la necesidad de
un nmero elevado de comparadores del convertidor
A/D simultneos.
+
analogue input
D-A
Converter
Counter
comparitor
clock and
control logic
Convertidor AD contador de rampa

Comprende un convertidor D-A, un nico comparador, un
contador, un reloj y lgica de control
Cuando una conversin es requerida
analogue input
Una seal de inicio de
conversin conversion
request es enviada al
comparitor
D-A
Converter
convertidor y el contador
es inicializado en ceros
+
-
Counter
clock and
control logic

Comprende un convertidor D-A, un nico comparador, un
contador, un reloj y lgica de control
Cuando una conversin es requerida
Una seal de inicio de
analogue input
conversin conversion
request es enviada al
convertidor y el contador
comparitor
D-A
es inicializado en ceros Converter
+
-
Counter
clock and
control logic

Una seal de reloj incrementa el contador hasta que la
referencia de voltaje generada por el DAC es mayor
que la entrada analgica
En este punto la seal
analogue input
del comparador se satura,
lo que notifica a la
comparitor
lgica de control que la D-A
Converter
conversin ha finalizado
El valor en el contador
clock and
corresponde al valor Counter
control logic
de la lectura digital
+
-

Tenga en cuenta que el tiempo de conversin depende del
tamao de la seal de entrada
analogue input
+
-
Con el tipo de convertidor

AD contador, si la seal
est variando rpidamente, el
contador debe contar y
reiniciar antes de comenzar
cada ciclo, por lo que le
resulta difcil seguir la
seal
D-A
Converter
Counter
comparitor
clock and
control logic

El tiempo entre el inicio y
final de la conversin se
conoce como el tiempo de
conversin
Un inconveniente del
contador rampa es el
tiempo requerido para
alcanzar grandes valores
de tensin
En estos casos se debe
asumir el peor de los
escenarios para calcular
los tiempos de conversin
conversion
request
comparitor
output
d.c input voltage
D-A converter
output
6 counter output
clock
reloj

Ventajas
Desventajas
No requiere componentes
(resistencias o
capacitores)
Tiempo de Conversin
variable
Bajo tiempo de conversin
Conversin de datos
paralelo serial compleja
Simple (contador +
comparador)
Convertidores A/D continuos

Servo convertidor
El convertidor A/D continuo tambin llamado servo
convertidor Up-Down Counter Type / Tracking ADC se
basa en una estructura similar a la del convertidor A/D
secuencial, pero con la particularidad de que puede
alcanzar mayor velocidad de conversin.
Se dice que es continuo debido a que el circuito sigue a
las variaciones de la tensin de entrada, sin necesidad
de poner a cero al contador despus de cada lectura.

Servo convertidor
Ventajas
Puede seguir a la
seal.
Tiempo de conversin
mucho menor
Desventajas
Dificultad para calcular
el tiempo de conversin
Convertidores A/D Sigma Delta

En la conversin sigma-delta se produce un tren de pulsos
cuya proporcin entre pulsos positivos (unos) y pulsos
negativos (ceros) corresponde al valor analgico de la seal
de entrada.
Una mayor cantidad de 1's lgicos (azul) corresponden a
una seal de entrada de mayor amplitud, por el contrario, si
predominan los 0's (blanco) el valor de la seal ser menor.

La seal de entrada se
muestrea a una muy alta
velocidad, alimentando a un
integrador cuya salida se
compara contra el nivel de
tierra (GND). Esta operacin
se repite hasta obtener el
flujo continuo de valores
binarios bit stream
El primer bit de esa cadena
corresponde a la primera
muestra de la seal Vin

El valor usado para la comparacin con la seal de
entrada proviene del convertidor D/A interno, mismo que
considera los valores anteriores de la seal de entrada. El
resultado de dicha diferencia se alimenta a un integrador.
Analog
input
signal
Summing
point
+
1-bit
quantizer
Integrator
DAC
Quantized output
is a single bit
data stream.

El integrador lleva la suma total de las diferencias funcionado
como registro promediador y su salida es la que alimenta al
cuantizador, que es donde se genera el tren de pulsos de
salida.
Summing
Analog
input
signal
point
1-bit
quantizer
Integrator
DAC
Quantized output
is a single bit
data stream.

Una de las opciones para el mtodo de sigma-delta es contar el
nmero de bits positivos dentro de un intervalo de tiempo preestablecido. Al trmino de cada periodo, la salida de dicho
contador sera respaldada con lo que se obtiene un cdigo
binario paralelo.
Analog
input
signal
Summing
point
+
1-bit
quantizer
Integrator
1-bit
DAC
n-bit
counter
Latch
.
.
.
.
.
.
.
.
.
.
Binary code
output

Los convertidores sigma-delta pueden tener una alta resolucin
y permiten, de manera eficiente, rechazar las seales de ruido
(por ejemplo, 60 Hz interferencia de lnea de potencia). Estn
disponibles en circuitos integrados con amplificadores
programables internos. Por estas razones son ampliamente
utilizados en aplicaciones de instrumentacin.
Analog
input
signal
Summing
point
+
1-bit
quantizer
Integrator
1-bit
DAC
n-bit
counter
Latch
.
.
.
.
.
.
.
.
.
.
Binary code
output

Ventajas
Alta resolucin
No requieren
componentes de
precisin externos
Desventajas
Lentos debido al sobremuestreo
Convertidores A/D de doble pendiente

El convertidor A/D de doble pendiente (rampa) difiere
sustancialmente de los convertidores anteriores. En este
convertidor se hace uso del principio de conversin de
tensin/voltaje a tiempo.
Tanto el voltaje anlogo de entrada como la tensin de
referencia se convierten en intervalos de tiempo, de tal
manera que la relacin entre ambos intervalos es igual a
la relacin entre ambas tensiones.

Vin
tFIX
tmeas
En primera instancia, la seal de entrada se usa para cargar

un capacitor durante un tiempo fijo predeterminado.
Ruidos y transitorios son eliminados gracias a la integracin

sobre el tiempo que se realiza aqu.
En la segunda etapa, el capacitor se descarga a una tasa

fija y un contador convierte el tiempo que tarda en una
lectura. Correspondiendo un mayor valor a un tiempo de
descarga largo.

El circuito integrador funciona como integrador
negativo. Durante el tiempo Te preestablecido, el
condensador C se carga linealmente hacia la tensin
de entrada Ve con una pendiente igual a Ve/RC.
La tensin de salida del integrador es:
1
V I =
C
Te
Ve
Ve Te
Ve . Te
. dt =
. t =
R
RC 0
RC

Dado que R, C y Te son constantes, el valor de la
tensin de salida, disminuye proporcionalmente a la
tensin Ve; y al transcurrir el tiempo Te la tensin de
salida alcanza linealmente el valor de Ve.
En correspondencia con los valores de entrada:
Ve1 < Ve2
el valor absoluto de la pendiente me cambia de forma
que
me1=
V e1
RC
m e2=
V e2
RC
Por lo
tanto
me1>me2

Una vez transcurrido el tiempo fijo Te, el circuito
combinacional de control pone a cero al contador
(reset) y ordena el cambio del conmutador de entrada
de la posicin 1 a la posicin 2. Ahora, la tensin de
entrada del integrador es la tensin de referencia cuyo
signo debe ser contrario al de la seal de entrada. En
este momento, el condensador C se descargar
linealmente hasta cero, desde el valor anterior de la
tensin Ve. La ecuacin de la recta de carga es:
VI
V .Td
ref
RC
Vref .Td
RC

La pendiente de descarga md = (Vref/RC) siempre es la
misma puesto que Vref, R y C no cambian.

Es evidente que el tiempo de descarga Td es mayor
cuanto mayor sea el valor de la tensin absoluto de la
entrada Ve.
Como la carga almacenada durante el tiempo Te es
igual a la carga removida del condensador, se cumple
que
[ ] [ ]
V ref
Ve
. Te=
.Td
R
R

Despejando la tensin Ve
Vref
Ve
Te
.Td
Como Vref y Te son constantes
Ve K .Td
Esta expresin nos confirma que existe una relacin directa
entre la tensin de entrada Ve y el tiempo de descarga.
Cuando VI pase por cero, finaliza la descarga, y el detector
de paso por cero lo indica haciendo a Vc = 1 y ordenando
la transferencia del estado del contador a la salida.

Ventajas
Se promedia la seal de
entrada
Mayor inmunidad al ruido
respecto a otros
convertidores ADC
Alta precisin
Desventajas
Lentos
Requieren componentes de
precisin externos para
mejorar la exactitud
Convertidores A/D por aproximaciones

sucesivas
Este convertidor es ms complejo que los anteriores, pero
se observa cierta similitud con los convertidores de tipo
secuencial.
El Contador secuencial se sustituye por un registro de

aproximacin sucesiva Successive Approximation Register
(SAR)
En lugar de contar de manera binaria, este registro se

aproximar al valor deseado modificando, de uno por uno,
cada bit del DAC empezando por el MSB
El registro verifica la salida de los comparadores para ver si

la cuenta binaria es mayor o menor que la entrada de seal
analgica y ajusta los bits en consecuencia

sucesivas

sucesivas
1) El sistema se reinicia y el bit ms
significativo del registro se establece
igual a 1
2) El convertidor D / A convierte los
dgitos binarios, generando el voltaje
Vr que va al comparador
3) En relacin al resultado del
comparador:
Si Ve>Vr este dgito se deja 1
Si Ve<Vr el dgito cambia a cero

4) Continua con el siguiente bit ms
significativo hacindolo igual a 1
5) El proceso contina con el paso 2 hasta comprobar el ltimo bit

sucesivas
La ventaja de este convertidor es la
velocidad de conversin.
Para un sistema de N bits Slo
requiere n ciclos de reloj!

sucesivas
Salida:

sucesivas
Ejemplo:
ADC con 10 bits de
resolucin (equivalente a
0.0009765625 V = valor del
LSB)
Vin= 0.6 volts
Vref=1volts
Encuentre el valor digital de
Vin

sucesivas
MSB (bit 9)
Se divide Vref entre 2
Compare Vref /2 con el voltaje Vin
Si Vin es mayor que Vref /2 , encienda el MSB con (1)
Si Vin es menor que Vref /2 , asigne cero al MSB (0)
Vin =0.6V y V=0.5
Ya que Vin>V, MSB = 1 (on)

sucesivas
Siguiente paso: calcular MSB-1 (bit 8)
Compare Vin=0.6 V con V=Vref/2 + Vref/4= 0.5+0.25 =0.75V
Ya que 0.6<0.75, a MSB-1 se le asigna un valor de cero
Calcular para MSB-2 (bit 7)

Ahora compara el valor de Vin contra el voltaje Vref/8 y los
anteriores que hayan sido = 1
Compare Vin contra (0.5+Vref/8)=0.625
Y que 0.6<0.625 entonces MSB-2 = 0

sucesivas
Calcular para MSB-3 (bit 6)
Aadiendo el valor Vref/16 a la suma de aquellos bits cuyo
resultado de la comparacin haya sido 1
Compare Vin con V= 0.5 + Vref/16= 0.5625
Debido a que 0.6>0.5625, MSB-3=1 (on)

sucesivas
El proceso continua por todos los bits restantes.

sucesivas
Ejercicio:
Un convertidor A/D de aproximaciones sucesivas de 4 bits
tiene una entrada con intervalo de 0 a 15 V. Muestre cmo
el convertidor A/D podra convertir convertir los voltajes
analgicos 10.9V 3.1V y en sus equivalentes digitales
Tiempo de conversin total = n ciclos 1 donde n = el

nmero de bits en la palabra de cdigo

sucesivas
Ventajas
Confiable y capaz de
altas velocidades
Exactitud media en
comparacin con otros
tipos de ADC
Buen compromiso entre
costo y desempeo
Fcil implementacin de
salida de datos en formato
serial (1 bit a la vez)
Desventajas
Lento para ADC's de alta
resolucin
Velocidad limitada a
~5Msps
Comparativo ADC
ADC Resolution Comparison
Dual Slope
Flash
Successive Approx
Sigma-Delta
0
Tipo
Dual Slope
Flash
Successive Appox
Sigma-Delta
10
15
Resolution (Bits)
Velocidad (relativa)
20
25
Costo (relativo)
Lento
Medio
Muy rpido
Alto
Rpido
Bajo
Lento
Bajo
Proceso de conversin DAC

Binary-weighted-input DAC:
The binary-weighted-input DAC is a basic DAC in which
the input current in each resistor is proportional to the
column weight in the binary numbering system. It requires
very accurate resistors and identical HIGH level voltages
for accuracy.
8R
LSB
D0
The MSB is represented by the

largest current, so it has the
D1
smallest resistor. To simplify
analysis, assume all current
D2
goes through Rf and none into
D3
the op-amp.
MSB
4R
2R
I0
I=0
I3
If
I1
I2
Rf
Vout
Analog
output

A certain binary-weighted-input DAC has a binary input of
1101. If a HIGH = +3.0 V and a LOW = 0 V, what is Vout?
120 k
Rf
+3.0 V
60 k
10 k
0V
30 k
+3.0 V
Vout
15 k
+3.0 V
I out ( I 0 I1 I 2 I 3 )
3.0 V 3.0 V
3.0 V
0 V
0.325 mA
120
k
30
k
15
k
Vout = Iout Rf = (0.325 mA)(10 k) = 3.25 V

R-2R ladder:
The R-2R ladder requires only two values of resistors. By calculating
a Thevenin equivalent circuit for each input, you can show that the
output is proportional to the binary weight of inputs that are HIGH.
Each input that is HIGH contributes to the output: Vout
where VS = input HIGH level voltage
n = number of bits
Inputs
i = bit number
D0
D1
D2
D3
For accuracy, the resistors
R1
R3
R5
R7
must be precise ratios,
2R
2R
2R
2R
R2
R4
R6
R8
which is easily done in
integrated circuits.
2R
R
R
R
VS
n i
2
Rf = 2R
Vout
Resolucin y precisin DAC

The R-2R ladder is relatively easy to manufacturer and is
available in IC packages. DACs based on the R-2R network
are available in 8, 10, and 12-bit versions. The resolution
is an important specification, defined as the reciprocal of
the number of steps in the output.
What is the resolution of the BCN31 R2R ladder network, which has 8-bits?
28 1 = 255 1/255 = 0.39%
The accuracy is another important specification and is derived from a
comparison of the actual output to the expected output. For the
BCN31, the accuracy is specified as LSB = 0.2%.
Reconstruction Filter
After converting a digital signal to analog, it is passed
through a low-pass reconstruction filter to smooth the
stair steps in the output. The cutoff frequency of the
reconstruction filter is often set to the same limit as the
anti-aliasing filter, to block higher harmonics due to the
digitizing process.
Reconstruction
Filter
Output of the DAC
Final analog output
Consideraciones DAC
Analgicas
-Tensiones V(+), V(-) y A-GND
-Tensiones Vref(+) y Vref(-)
-Tensin de Entrada/Salida Vin/Vout
Digitales
-Tensiones Vcc y D-GND
-Seales SOC, EOC (Ready), OE y Strobe
- Bits de Salida/Entrada
Consideraciones DAC
Caractersticas
-Resolucin (Bits; Vout(LSB))

-Rango de tensin/corriente de Salida
-Precisin (Calidad)
-Linealidad (Vout en todo Rango)
-Estabilidad (temperatura, tiempo)
-Precio
Conversores D/A
Numero= CnBn+Cn-1Bn-1++C2B2+C1B1+C0B0+C-1B-1+
Binario: Cn: 0 1 ;
B=2 B0=1; B1=2; B2=4 ... B-1=1/2
Cdigo Binario de Entrada
Tensin
de Salida
Tensin de
Referencia(+)
Vref (10V)
Conversor D/A Sumador Simple

Ing. Jorge A. Abraham
Tcnicas Digitales II
84
Conversores D/A
Cdigo
Binario
de
Entrada
Vref
Tensin
de Salida
Conversor D/A Sumador de 8 bits

(2 juegos de resistencias iguales mas atenuacin)
85
Conversores D/A
Sumadores
Virtudes
-Econmico
-Simple
Defectos
-Dependencia de la estabilidad de las R
-Valores de R muy diferentes al crecer
la cantidad de Bits (n) (Diferentes tecnologas
de fabricacin. Diferentes estabilidades (R)).
86
Conversores D/A
Cdigo Binario de Entrada
Tensin
de Salida
(= -iR)
Tensin de
Referencia
Vref (10V)
Conversor D/A R-2R

87
Conversores D/A
Ejemplo: Bit 2=1; Los dems Bits en 0
Circuito Equivalente Final
Conversor D/A R-2R

88
Conversores D/A
R-2R
Virtudes
-Econmico
-Pocos componentes diferentes
-Simple
-Confiable
Defectos
-Dependencia de la estabilidad de las R
89

90
Conversores A/D
Nmero Binario
de Salida
(En Cdigo y en
Representacin
Fraccionaria)
Tensin Analgica Normalizada de Entrada
Funcin de Transferencia del Conversor A/D (3bits)

91
Conversores A/D
Caractersticas
-Resolucin (Bits; Vint(LSB))

-Tiempo de Conversin
-Rango de tensin de Entrada
-Precisin (Calidad)
-Linealidad (Vout en todo Rango)
-Estabilidad (temperatura, tiempo)
-Cantidad de Canales. Seleccin,
tiempo de adquisicin.
-Precio
92
Conversores A/D
Integrador o de Doble Rampa

93
Conversores A/D
Integrador o de Doble Rampa
Virtudes
-Econmico
-Simple
Defectos
-Dependencia de R y C
-Tiempo de conversin alto
-Tiempo de Conversin Variable
94
Conversores A/D
Contador-Comparador

95
Conversores A/D
Por Aproximaciones Sucesivas

96
Conversores A/D
Por Aproximaciones Sucesivas
Virtudes
-Sin componentes R C
-Tiempo de Conversin bajo
-Tiempo de Conversin Fijo
-Conversin Paralelo/Serie Simultnea
Defectos
-Electrnica un poco ms compleja
-Mayor costo
97
Conversores A/D
Tipo Paralelo
Salidas ---
C7 C6 C5 C4 C3 C2 C1
Vin < 1/16
1/16<Vin<3/16
3/16<Vin<5/16
5/16<Vin<7/16
7/16<Vin<9/16
9/16<Vin<11/16
11/16<Vin<13/16 0
13/16< Vin

98
Conversores A/D
Tipo Paralelo (Cdigo Gray)

99
Digitalizacin de sistemas
Digitalizacin de sistemas: muestreo
En general, se utiliza una frecuencia de muestreo por lo

menos 10 veces mayor que la frecuencia de Nyquist.

04-Convertidores AD1

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

04-Convertidores AD1

Hochgeladen von

Copyright:

Verfügbare Formate

Comunicaciones Digitales:

Magnitud fsica a medir

Fsico : Valores posibles que la variable de entrada puede asumir

Analgico: Escala de valores que puede alcanzar el convertidor

Mnimo valor medible por el convertidor analgico.

Mximo valor reportable por el convertidor.

Bit de mayor peso (Binario)

Bit de menor peso (Binario)

Adquisicin de la seal de entrada

Filtrado analgico: Filtro Pasa Bajos

Re-conversin a seal analgica

Filtrado analgico: Filtro Pasa Bajos

Proceso de Muestreo: Nyquist

Seal de 200Hz muestreada a 2000Hz

Seal de 1000Hz muestreada a 2000Hz

Seal de 2200Hz muestreada a 2000Hz

Seal de 100Hz muestreada a 1600Hz

Seal de DC, 100Hz y 400Hz muestreada a

Seal de 1500Hz muestreada a 1600Hz

Filtro pasa bajas anti-aliasing

fmuestreo > 2fa(max)

Filtro pasa bajas anti-aliasing

Filtro pasa bajas anti-aliasing

Filtro pasa bajas anti-aliasing

Filtro pasa bajas anti-aliasing

Respuesta = menos de 22.05 kHz

Circuito de muestreo Sample-And-Hold

Muchos de los actuales convertidores analgico-digitales

Circuito de muestreo Sample-And-Hold

La seal fsica (existente en el espacio en tiempo

La lectura resultante es el equivalente en escalones

El escaln cuntico a corresponde al

Para cuantificar ...

Tipos de convertidores A/D

Simultaneo o tipo Flash

Convertidor A/Digital simultaneo (flash)

Convertidor A/Digital simultaneo (flash)

A medida que la tensin de entrada analgica excede

Las salidas del comparador se conectan a las

Convertidor AD simultaneo tipo flash

El diseo de este circuito es

Convertidor Anlogo-Digital simultaneo

Si el intervalo de tensin analgica de

Convertidor Anlogo-Digital simultaneo

Convertidor A/Digital simultaneo (flash)

Tabla de funcionamiento del convertidor

0,750 V Ve > 0,375 V

1,125 V Ve > 0,750 V

1,500 V Ve > 1,125 V

1,875 V Ve > 1,500 V

2,250 V Ve > 1,875 V

2,625 V Ve > 2,250 V

3,000 V Ve > 2,625 V

Convertidor A/Digital simultaneo (flash)

requieren 255 comparadores)

Convertidor A/Digital semi-paralelo

Es un proceso de dos pasos:

Convertidores de bajo costo y muy rpidos

Convertidor AD contador de rampa

Convertidor AD contador de rampa

Convertidor AD contador de rampa

Convertidor AD contador de rampa

Con el tipo de convertidor