Design

Introduccin a los Circuitos

Integrados
Victor Grimblatt
Managing Director
Synopsys Chile R&D Center

Circuito Integrado

?
2005 Synopsys, Inc. (2)

Circuito Integrado

Circuito: Conjunto de conductores que

recorre una corriente elctrica, y en el cual
hay generalmente intercalados aparatos
productores o consumidores de esta
corriente.

Circuito integrado: Combinacin de

elementos de circuito miniaturizados que
se alojan en un nico soporte o chip,
generalmente de silicio.
Fuente: Diccionario de la Real Academia
Espaola (www.rae.es)

2005 Synopsys, Inc. (3)

Circuito Integrado

Circuito integrado: Conjunto de

transistores y circuitos elctricos
construidos sobre un mismo cristal. Los
circuitos integrados actuales no miden
ms de un centmetro de largo y pueden
contener millones de transistores.

Fuente: Diccionario de la Real Academia

Espaola (www.rae.es)
2005 Synopsys, Inc. (4)

Algunas Definiciones
MSI: Medium Scale Integration, tipo de integracin

de chip capaz de albergar entre 10 y 500

transistores.
LSI: Large Scale Integration, tipo de integracin de
chip capaz de albergar entre 1.000 y 10.000
transistores.
VLSI: Very Large Scale Integration, tipo de
integracin de chip capaz de albergar sobre
100.000 transistores.
ULSI: Ultra Large Scale Integration, tipo de
integracin de chip capaz de albergar sobre 10.000
circuitos.
Hoy en da VLSI y ULSI se confunden

2005 Synopsys, Inc. (5)

Die

die

wafer

2005 Synopsys, Inc. (6)

Algunas Definiciones
Die Size: Describe errneamente el tamao menor
de los transistores en el chip. Corresponde al
largo y ancho del circuito en la oblea de silicio.

ASIC: Application Specific Integrated Circuit,

circuito diseado para una aplicacin especfica

en oposicin a los circuitos de propsito general
como los microprocesadores. El uso de ASICs
como componentes en los dispositivos
electrnicos permite mejorar el rendimiento,
reducir el consumo de potencia, mejorar la
seguridad y reducir los costos .

2005 Synopsys, Inc. (7)

Algunas Definiciones

Sntesis lgica es el procesos por el cual las

descripciones algortmicas de circuitos son
convertidas en un diseo de hardware. Ejemplos
de este proceso incluyen la sntesis de Lenguajes
de Descripcin de Hardware (HDL) tales como
VHDL y Verilog. El resultado de un proceso de
sntesis puede ser un PAL, un FPGA o un ASIC.

Compilador de silicio es un software que a partir

de una especificacin del usuario genera un
circuito integrado.

2005 Synopsys, Inc. (8)

El Primer Computador

The Babbage
Difference Engine
(1832)
25,000 parts
cost: 17,470
2005 Synopsys, Inc. (9)

ENIAC El Primer Computador Electrnico (1946)

2005 Synopsys, Inc. (10)

El Primer Transistor

Bell Labs, 1948

2005 Synopsys, Inc. (11)

El Primer Circuito Integrado

Lgica bipolar
1960

ECL 3-input Gate

Motorola 1966

2005 Synopsys, Inc. (12)

Microprocesador 4004 - Intel

1971
1000 transistores
1 MHz operacin

2005 Synopsys, Inc. (13)

Microprocesador Pentium IV - Intel

2005 Synopsys, Inc. (14)

Ley de Moore

En 1965, Gordon Moore, co-fundador de

Intel observ que el nmero de
transistores en un chip se duplicaba cada
18 a 24 meses.

A partir de esta observacin predijo que la

tecnologa de semiconductores duplicara
su efectividad cada 18 meses.

2005 Synopsys, Inc. (15)

LOG
2 OF THE NUMBER OF
COMPONENTS PER INTEGRATED FUNCTION

2005 Synopsys, Inc. (16)

16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
1975

1974

1973

1972

1971

1970

1969

1968

1967

1966

1965

1964

1963

1962

1961

1960

1959

Ley de Moore

Fuente: Electronics, 19 Abril, 1965

Ley de Moore

2005 Synopsys, Inc. (17)

Nmero de Transistores
1000 millones
de transistores

K
1,000,000
100,000
10,000
1,000
i386
80286

100
10

i486

Pentium III
Pentium II
Pentium Pro
Pentium

8086

1
1975 1980 1985 1990 1995 2000 2005 2010
Proyectado
2005 Synopsys, Inc. (18)

Fuente: Intel

Ley de Moore en Microprocesadores

Transistores (MT)

1000
100

Duplicacin en 1.96 aos!

10
486

1
0.1

P6
Pentium proc

386
286

8086
8085
El nmero0.01
de transistores
en microprocesadores se duplica cada dos aos
8080
8008
4004
0.001
1970
1980
1990
2000
2010
Ao
Fuente: Intel
2005 Synopsys, Inc. (19)

Crecimiento del Die Size

Die size (mm)

100

10

386

8080
8008

P6
Pentium
proc
486

286
8086
8085 ~7% crecimiento por ao

Die size
para
satisfacer en
la ley
Moore
~2X
crecimiento
10 de
aos
4004crece 14%
1
1970

1980

1990

2000

2010

Fuente: Intel
2005 Synopsys, Inc. (20)

Frecuencia

Frecuencia (Mhz)

10000

Se duplica cada
2 aos

1000
100
10

8085

8086 286

386

486

P6
Pentium proc

La frecuencia
en microprocesadores se duplica cada 2 aos
8080
1
0.1
1970

8008
4004
1980

1990

2000

2010

Fuente: Intel
2005 Synopsys, Inc. (21)

Disipacin de Potencia

Potencia (Watts)

100
P6
Pentium proc
10
8086 286
1

8008
4004

486
386

8085
8080

0.1
1971

1974

1978

1985

1992

2000

La potencia de los microprocesadores continua creciendo

Fuente: Intel
2005 Synopsys, Inc. (22)

Densidad de Potencia
Densidad de Potencia (W/cm2)

10000
1000

Reactor
Nuclear

100
8086

Plato caliente
10 4004
P6
8008 8085
Pentium proc
386
286
486
8080
1
1970
1980
1990
2000
2010

La densidad de potencia es muy alta para mantener la juntura a baja T

Fuente: Intel
2005 Synopsys, Inc. (23)

Sistema Inalmbrico

Lgica
cableada

Bandabase y
circuitos RF

Algoritmos de
comunicacin

Lgica
(nivel bit)

Analgico

analgico

Una amplia gama de componentes

como construimos esto???
2005 Synopsys, Inc. (24)

Algoritmos
cableados
(nivel palabra)

FSM

digital

Protocolos

FFT

phone

RTOS
book

MAC

Control

ARQ

Filtros

Coders

Core DSP

CoreP

Qu es un SoC?

?
2005 Synopsys, Inc. (25)

Qu es un SoC?

SoC es un estilo de diseo y un

tipo de producto

2005 Synopsys, Inc. (26)

Qu es un SoC?

Un chip diseado con la

funcionalidad completa de un
sistema que incorpora una mezcla
heterognea de arquitecturas de
proceso y de computacin

2005 Synopsys, Inc. (27)

Qu es un SoC?

Mezcla de CPUs, memoria, y perifricos en

un chip

Mezcla de bloques sintetizados y bloques

custom (macros hechas por hardware)

Para productos con restricciones de costo

y time-to-market

2005 Synopsys, Inc. (28)

Qu es un SoC?

Implicancias metodolgicas:
Diseo de bloques IP usando estndares
estrictos para creacin y reusabilidad
Uso de definiciones estndares de interfaz
Combinacin de alto nivel estilo ASIC
usando flujos y herramientas estndares

2005 Synopsys, Inc. (29)

SoC es
un producto ...

Soluciones para aplicaciones especficas

que implementan sistemas enteros

Program
and data
storage

DMA

System Design

IP Creation

processor bus
bus interface

SoC Integration

peripheral bus

communications
peripherals

customer
specific

Analog / Mixed signal

Device Drivers
APIs
Applications

2005 Synopsys, Inc. (30)

System control
and functionality

DRAM

NVM
(data)

Interaction
with other
systems

general purpose
processor

Del sistema al silicio en un

time-to-market rpido.

Requirements

special function processor

NVM
(program)

...y un proceso.

Fabrication
Interaction with
real world

Qualification

SoC

Impulso de SoC
Dos fuerzas trabajan en conjunto en la industria electrnica:
Los proveedores de sistemas
n
deben diferenciar productos
io
t
a
z
i
a travs de aplicaciones de
er
m
software.
u
s
n
Co

Geometrias pequeas
permiten:
Integracin de alto rendimiento

2005 Synopsys, Inc. (31)

at
i
in

El dinamismo del mercado

requiere:
time-to-market rpido
Bajo costo
Curva de aprendizaje rpida

a
z
i
ur

n
i
c

Fabricantes de semiconductores
deben cubrir los costos de
fabricacin a travs de sistemas
de valor agregado.

Desafos del Diseo

1000

Nmero de transistores

Funcionalidad + Testabilidad
Retraso en cableado
Gestin de potencia
Software embebido
Integridad de las seales
Efectos RF
Chip hbridos
Packaging
Limites fsicos
1,000,000,000,000
2005 Synopsys, Inc. (32)

Diseo de Chips CAD

Mundo real
Sistemas electrnicos

Foundries

2005 Synopsys, Inc. (33)

Industria EDA
Industria de
semiconductores

Mayor Complejidad de Dispositivos y

Contexto
Complejidad

Crecimiento exponencial de la complejidad de los

dispositivos ley de Moore.

Crecimiento de la complejidad de los sistemas en los

cuales se utilizan los dispositivos (ej. celular).

Crecimiento de la productividad en diseo

Hay exponencialmente ms transistores

2005 Synopsys, Inc. (34)

Efectos Submicrn
Las geometras pequeas causan diversos efectos que eran ignorados en el
pasado

Capacitancias de acoplamiento
Integridad de seales
Resistencia
Inductancia
Efectos DSM

El diseo de cada transistor es ms difcil

2005 Synopsys, Inc. (35)

Heterogeneidad en el Chip
Gran diversidad de elementos en el chip
Procesadores
Software
Memoria
Anlogo

Heterogeneidad

Ms transistores hacen cosas diferentes

2005 Synopsys, Inc. (36)

Fuerte Presin del Mercado

Ventana de diseo ms pequea

Menor tolerancia a revisiones

Time-to-money

Mayor complejidad, mayor riesgo, mayor variedad,

ventana ms pequea
2005 Synopsys, Inc. (37)

Productividad del Diseo

Puertas/semana
Dataquest
Dominio
especfico

8K 12K

Comportamental

2K 10K

RTL

1K 2K

Puerta

100 200

Transistor

2005 Synopsys, Inc. (38)

10 20

Flujo de Diseo
Spec
Seleccin de
arquitectura

Cdigo RTL

Chequeo cdigo
RTL

Testbench

Floorplan

CWLM

Sntesis

Verificacin RTL

Verificacin formal

Lib
DW

Netlist puertas

ATPG

Anlisis
esttico del
tiempo

Verificacin puertas

GDSII
2005 Synopsys, Inc. (39)

Sntesis lgica
Test (SCAN/JTAG)
Reduccin de potencia
Sntesis datapath

Restriccione
s

Diseo fsico

Informacin
posicionamient
o

Flujo Simplificado
HDL

Sntesis RTL

Netlist

Librera

Optimizacin
lgica
Netlist

Diseo fsico

Layout

2005 Synopsys, Inc. (40)

Diseo manual

Generador de
mdulos

Diseo Manual

Nivel compuerta (100 compuertas / semana)

Nivel transistor (10 20 compuertas / semana)
Excesivamente caro (costo y tiempo)
Usado para
Analgico
Biblioteca de compuertas
Datapath en diseos de alto rendimiento

2005 Synopsys, Inc. (41)

Generador de Mdulos

Generadores parametrizables de layout

Generalmente usados en
Memorias
PLA
Register files

Ocasionalmente usados para

Multiplicadores
Datapath de propsito general
Datapaths en diseos de alto rendimiento

2005 Synopsys, Inc. (42)

Biblioteca

Contiene por cada celda

Informacin funcional
Informacin temporal
Informacin fsica (rea)
Caractersticas de potencia
Modelos de simulacin

2005 Synopsys, Inc. (43)

HDL a Nivel RTL

module foobar (q,clk,s,a,b);

input clk, s, a, b;
output q;req q; reg d;
always @(a or b or s) // mux
begin
if(!s)
d = a;
else if(s)
d = b;
else
d = bx
end //always

2005 Synopsys, Inc. (44)

always @(clk) // latch

begin
if(clk == 1)
q = d;
else if(clk !== 0))
q = bxb;
end //always
End module

RTL

Implcitamente estructural
Los registros y su interconectividad estn
definidos
El comportamiento clock-to-clock est definido
Solo la lgica de control de transferencia es
sintetizada

Mejoras posibles
Asignacin automtica de recursos

2005 Synopsys, Inc. (45)

Sintesis RTL

module foobar (q,clk,s,a,b);

input clk, s, a, b;
output q;req q; reg d;
always @(a or b or s) // mux
begin
if(!s)
HDL
d = a;
else if(s)
d = b;
Sintesis
else
RTL
d = bx
end //always
Netlist

2005 Synopsys, Inc. (46)

a
d

s
c lk

Optimizacin Lgica

Realiza transformaciones y
optimizaciones
Transformacin grafos estructurados
Transformaciones booleanas
Mapeo en una librera fsica

2005 Synopsys, Inc. (47)

Diseo Fsico

Transforma circuitos secuenciales en

circuitos fsicos
Posiciona componentes
Rutea
Transforma en mascaras

O FPGA
Posiciona tablas look-up
Rutea

2005 Synopsys, Inc. (48)

Layout en Celdas Estndares

2005 Synopsys, Inc. (49)

Gate Array

2005 Synopsys, Inc. (50)

Optimizacin Lgica Combinatoria

Entradas
Red booleana inicial
Caracterizacin temporal del mdulo
Tiempo de llegada de entradas
Factores de carga

Objetivos de optimizacin
Tiempos requeridos
Superficie

Descripcin librera a usar

Salida
Netlist con rea mnima que cumple con los tiempos
requeridos

2005 Synopsys, Inc. (51)

Flujo de Diseo RTL

Netlist
Biblioteca

Opt. Lgica
2 niveles
Independiente
tecnologa

Optimizacin
lgica
Netlist

Opt. Lgica
multinivel
Dependiente
tecnologa
Biblioteca

2005 Synopsys, Inc. (52)

Optimizacin 2 Niveles

Eficiente y madura

Usada directamente para PLA y PLD

Fundamentos tericos para la optimizacin

lgica multinivel
Usada como subrutina en optimizacin multinivel
Logic Minimization Algorithms for VLSi
Synthesis, Robert King Brayton, Alberto L.
Sangiovanni-Vincentelli, Curtis T. McMullen, Gary
D. Hachtel, Agosto 1984

2005 Synopsys, Inc. (53)

Nueva Metodologa

Divide la optimizacin lgica en dos

problemas
Optimizacin independiente de la
tecnologa
Determina la estructura lgica general
Estima costos independientes de la tecnologa

Optimizacin dependiente de la tecnologa

Mapea en puertas de la biblioteca

2005 Synopsys, Inc. (54)

Optimizacin Independiente de la
Tecnologa

Minimiza las funciones lgicas (2 niveles)

Busca subexpresiones comunes
Sustituye una expresin dentro de la otra
Factoriza funciones simples
f=ac+ad+bc+bd+a!e (suma de productos)
=(a+b)(c+d)+a!e (forma factorizada)

2005 Synopsys, Inc. (55)

Tcnicas de Optimizacin
Independientes
Two-level minimization
Selective collapsing
Algebraic
decomposition
Restructuring for
timing
Redundancy removal
Transduction
Global-flow

2005 Synopsys, Inc. (56)

Dependientes
Tree covering
Load buffering
Rule-based mapping
Signature analysis
Inverter phase
assignment
Discrete sizing

HDL

Sntesis
Comportamental

HDL

Sntesis RTL

Netlist

Librera

Optimizacin
lgica
Netlist

Diseo fsico

Layout

2005 Synopsys, Inc. (57)

Sntesis
Comportamental

Nivel Comportamental

Una descripcin comportamental es

siempre funcional

Relaciones temporales son expresadas

como precedencias

Una micro arquitectura completa es

sintetizada a partir de una descripcin
comportamental

2005 Synopsys, Inc. (58)

Elementos Claves

Asignacin automtica de recursos

Ordenamiento cronolgico (scheduling)

2005 Synopsys, Inc. (59)

Caractersticas Sintesis
Comportamental

Ordenamiento de operaciones
(scheduling)

Inferencia de memoria
Asignacin de recursos
Uso de componentes pipeline
Lazos de pipeline
Generacin automtica de autmatas de
estado finito para control

2005 Synopsys, Inc. (60)

Beneficios Diseo Comportamental

Abstraccin
Especifica funcionalidad en vez de
implementacin
Simulacin rpida
Diseo a nivel sistema
Mejor calidad de resultado
Generacin automtica de FSM

2005 Synopsys, Inc. (61)

Estado del Arte

Sntesis RTL madura y usada para diseo de

chips

Sntesis comportamental menos madura

Usada originalmente en diseo de DSP
Creciente uso en video, networking, y diseo ASIC
No ha crecido lo suficiente para desplazar sntesis
RTL

2005 Synopsys, Inc. (62)

Y Ahora Que?

?
2005 Synopsys, Inc. (63)

Sntesis de Sistemas
Diseos son heterogneos
y atraviesan los dominios del
control y flujo de datos en
forma arbitraria

Diseos deben ser modelados

en lenguajes estndares y
grficos con consistencia
entre dominios y niveles de
abstraccin

SW

HW

Integrado antes en el proceso

de diseo
Evaluacin rpida de particin
HW/SW
Reuso de cdigo debe ser
considerada

Diseo de altos niveles de

abstraccin
Reuso debe ser considerado a
altos niveles de abstraccin
Necesita mezclar C, C++,
Verilog y VHDL

2005 Synopsys, Inc. (64)

Estado de la Sintesis de Sistemas

Ha fallado aun ms que la sntesis

comportamental
Ms inversin que para comportamental
Menos retorno que comportamental

Problemas
Cual es el lenguaje de diseo?
Particin HW/SW
Generacin automtica de HW/SW a partir de la
descripcin

2005 Synopsys, Inc. (65)

Preguntas

?
2005 Synopsys, Inc. (66)