DISPOSITIVOS LOGICOS PROGRAMABLES

Introduccion
El desarrollo reciente de los dispositivos lgicos
programables (PLD) ofrece a los diseadores lgicos una manera
de remplazar varios CI (Circuitos Integrados) estndares por un
solo CI.
Un pld es un Circuito que contiene un numero muy grande
de compuertas y registro que estn conectados entre si dentro
del CI.
Se dice que el CI es programable porque la funcin
especifica que este realice en una determinada aplicacin, este
determinada por la interrupcin selectiva de algunas conexiones
mientras que al mismo tiempo se dejan otras intactas

UN POCO DE HISTORIA
MMI introdujo un dispositivo revolucionario en 1978, la
Programmable Array Logic (Matriz lgica programable). La
arquitectura era ms sencilla que la FPLA de Signetics porque
omita la matriz OR programable. Esto hizo los dispositivos ms
rpidos, ms pequeos y ms baratos. Estaban disponibles en
encapsulados de 20 pines y DIP de 300 milsimas de pulgada,
mientras que las FPLAs venan en encapsulados de 28 pines y
DIP de 600 milsimas de pulgada. Ciertas publicaciones sobre
PALs desmitificaban el proceso de diseo.
El software de diseo PALASM (PAL Assembler, Ensamblador PAL)
converta las ecuaciones Booleanas de los ingenieros en el patrn
de fusibles requerido para programar el dispositivo. Los PAL de
MMI pronto fueron distribuidos por National Semiconductor, Texas
Instruments y AMD.
Tras el xito de MMI con los PAL de 20 pines, AMD introdujo los
22V10 de 24 pines con caractersticas adicionales. Tras comprar
a MMI (1987), AMD desarroll una operacin consolidada como
Vantis, adquirida por Lattice Semiconductor en 1999.

PAL (Programmable Array Logic )

(Arreglo Lgico Programable)
La PAL es un PLD que se ha desarrollado para superar
ciertas desventajas de la PLA, tales como los largos retardos
debidos a los fusibles adicionales que resultan de la utilizacin
de dos matrices programables y la mayor complejidad del
circuito.
La PAL bsica est formada por una matriz AND programable
y una matriz OR fija con la lgica de salida. Esta estructura
permite implementar cualquier suma de productos lgica con un
nmero de variables definido, sabiendo que cualquier funcin
lgica puede expresarse como suma de productos. La PAL se
implementa con tecnologa bipolar (TTL o ECL).

DIAGRAMA DE UN PAL

CARACTERISTICAS DE UN PAL
(Arreglo Lgico Programable)

MATRIZ

AND CONFIGURABLE

MATRIZ

OR FIJA

TERMINALES
NO

BIDIRECCIONALES DE E/S

REPROGRAMABLES

SALIDAS

ARQUITECTURA DE LOS DISPOSITIVOS PAL

PAL

CON SALIDA CONBINACIONAL

PAL CON SALODA SECUENCIAL
CONTROL DE ARQUITECTURA: PAL CONBINACIONAL,
SECUENCIAL O UNA COMBINACION DE AMBOS.

TIPOS DE SALIDA
1.

SALIDA TRI-ESTADO

MACROCELDAS DE SALIDA
.SALIDA CON POLARIDAD CONFIGURABLE
2.

.SALIDA

REGISTRADA (CON ENTRADAS ASINCRONAS)

.SALIDA MULTIPLEXADA

SALIDA TRI-ESTADO (ALTA IMPENDANCIA)

MACROCELDA CON SALIDA DE POLARIDAD

CONFIGURABLE

MACROCELDA CON SALIDA REGISTRADA(CON ENTRADAS

ASINCRONAS)
SALIDAS DE LOS PALS SECUENCIALES

MACROCELDA CON SALIDA MULTIPLEXADA

PERMITE CONFIGURAR SALIDAS CONBINACIONALES O
REGISTRADAS

NOMENCLATURA DE LA PAL
Los lderes en fabricacin de PLDs, Texas Instruments y AMD,
tienen una notacin para identificar los dispositivos [2]. Por
ejemplo, la estructura en PLD segn AMD es:

CONCLUSIONES
Los PAL internamente estn formados por matriz de conexiones,
matriz de compuertas AND programables y un arreglo de
compuertas OR fijo, y se encuentran disponibles en varias
tecnologas de circuitos, adems de TTL bipolar de fusibles
programables.
Debido a la complejidad del circuito interno de las PAL, los
fabricantes implementaron un circuito simplificado para eliminar
los diagramas lgicos complicados utilizando buffer de entradas,
una sola lnea para representar a todas las lneas de entrada de
una AND, indicando los fusibles mediante una X en el punto de
interseccin, entre otros.
Entre los fabricantes de las PAL, se encuentran la Monolithic
Memories, Inc., (MMI), National Semiconductor, Texas Instruments
y AMD.
Los arreglos lgicos programables (PAL) son introducidos al
mercado como un reemplazo de bajo costo para las compuertas
lgicas PROM y PLA.
Las velocidad de manejo de las PAL es de 4.7 Mhz para la IBM PC
hasta 50 Mhz, adems existen dispositivos que operan con un
retraso de propagacin de la seal del orden de 5 ns.