ARQUITECTURA DE

COMPUTADORAS
ARC-115
UNIDAD II

BUSES DEL SISTEMA

Funciones que realiza

El bus se puede definir como un conjunto de lneas
conductoras de hardware utilizadas para la
transmisin de datos entre los componentes de un
sistema informtico. Un bus es en esencia una ruta
compartida que conecta diferentes partes del sistema,
como el microprocesador, la controladora de unidad de
disco, la memoria y los puertos de entrada/salida (E/S),
para permitir la transmisin de informacin.

BUSES DEL SISTEMA

En el bus se encuentran dos pistas separadas, el

bus de datos y el bus de direcciones. La CPU
escribe la direccin de la posicin deseada de la
memoria en el bus de direcciones accediendo a
la memoria, teniendo cada una de las lneas
carcter binario.

BUSES DEL SISTEMA

Evolucin de los Buses de Datos y de
Direccin
PROCESADOR

Bus de direcciones (bits)

Bus de datos (bits)

8086

20

16

8088

20

80186

20

16

80188

20

80286

24

16

80386 SX

32

16

80386 DX

32

32

80486 DX

32

32

80486 SX

32

32

PENTIUM

32

64

PENTIUM PRO

32

64

BUS DE DATOS

Transmite datos.
Recuerde que a este nivel no existe
diferencia alguna entre datos y
instrucciones.
La anchura del bus es un factor clave a la hora
de determinar las prestaciones.
8, 16, 32, 64 bits.

BUS DE DIRECCION

Designa la fuente o destino del dato.

Ejemplo: cuando el procesador desea leer una palabra
(datos) de una determinada parte en la memoria.
La anchura del bus determina la mxima capacidad de
memoria posible en el sistema.
Ejemplo: 8080 tiene un bus de direccin de 16 bits, lo
que supone 64k de espacio para direcciones

Bus de control

Informacin sobre seales de control y

sobre temporizacin:
Seal de escritura/lectura en memoria.
Peticin de interrupcin.
Seales de reloj.

Esquema de
interconexin mediante
un bus
CPU

Memoria

Memoria

E/S

E/S

Lneas de control
Lneas de direccin
Lneas de datos

Bus

Rojos y con ruedas?

Cmo son los buses?

Es un conjunto de conductores elctricos

paralelos.
Lneas de metal
Estos conectores se graban en la placa
madre.
Ejemplo: PCI

Varias tarjetas.

Problemas encontrados en el bus

Si se conecta un gran nmero de dispositivos al bus se
producen:
Retardos de propagacin
Si el control del bus pasa de un dispositivo a otro,puede
afectar sensiblemente a las prestaciones.
La mayora de los sistemas utilizan varios buses para solucionar
estos problemas.

Arquitectura de bus
tradicional
Bus local

Procesador

Cache

Controlador local de
E/S
Memoria principal

Bus del sistema

Red
SCSI

Interfaz con el bus de

expansin

Bus de expansin

Serie
Modem

Arquitectura de altas prestaciones

Memoria
principal

Bus local
Procesador

SCSI

FireWire

Cache/adaptador

Grficos

Bus del sistema

Vdeo

LAN

Bus de alta velocidad

FAX

Interfaz con el
bus de expansin

Bus de expansin

Serie
Modem

Parmetros para el diseo del bus

Tipos de Bus
Dedicado
Compartido

Anchura del Bus

Direccion
Datos
Temporizacion
Sincrona
Asincrona
Numero de Maestros del Bus
uno
varios

Parmetros para el diseo del bus

Tipo de Transferencia de Datos

Lectura, Escritura
Lectura Modificacio- Escritura
Lectura despues de Escritura
Bloque
Metodo de Arbitraje
Centralizado
Distribuido

Tipos de buses

Dedicados
Uso de lneas separadas para direcciones y para datos.

Multiplexados (Compartidos)
Uso de las mismas lneas.
Lnea de control de direccin vlida o de datos vlida.
Ventaja: uso de menos lneas.
Desventajas:
Se necesita una circuitera ms compleja.
Posible reduccin de las prestaciones.

Arbitraje del bus

El control del bus puede necesitar ms de un

mdulo.
Ejemplo: La CPU y el controlador DMA
Slo una unidad puede transmitir a travs del bus,
en un instantes dado.
Los mtodos de arbitraje se pueden clasificar
como centralizados o distribuidos.

Arbitraje centralizado

Un nico dispositivo hardware es responsable de

asignar tiempos en el bus:
Controlador del bus
rbitro

Puede estar en un mdulo separado o ser parte

del procesador.

Arbitraje distribuido

Cada mdulo puede controlar el acceso al bus.

Cada mdulo dispone de lgica para controlar
el acceso.

Temporizacin

Forma de coordinar los eventos en el bus.

Temporizacin sncrona
La presencia de un evento est determinada por un reloj.
El bus incluye una lnea de reloj.
Un nico intervalo a uno seguido de otro a cero se conoce como ciclo de
bus.
Todos los dispositivos del bus pueden leer la lnea de reloj.
Suele sincronizar en el flanco de subida.
La mayora de los eventos se prolongan durante un nico ciclo de reloj.

Temporizacin sncrona
Reloj

Inicio

Lectura

Lneas de
direccin

Lneas de
datos

Reconocimiento

Temporizacin asncrona

ACK

Data

ReadReq

DataRdy

Tipos de transferencia de Datos

Tiempo
Direccin
(1 Ciclo)

Tiempo
Direccin
(2 Ciclo)

Direccin

Escritura Multiplexada

Direccin

Tiempo de
Acceso

Dato

Dato

Escritura (No Multiplexada

Lectura Multiplexada

Direccin

Tiempo de
Acceso

Dato Lectura

Dato Escritura

Direccin

Lectura-modificacion-escritura
Direccin

Dato Escritura

Tiempo de
Acceso

Dato Lectura

Dato

Lectura Despues de Escritura

Lectura (No Multiplexada

Direccin

Dato

Transferencia de Bloques

Dato

Dato

Bus PCI

Interconexin de componente perifrico.

Intel cedi sus patentes al dominio pblico.
32 o 64 bits.
50 lneas.

Lneas de seal PCI obligatorias

Lneas del sistema

Incluyen reloj y registro.
Terminales de direcciones y datos
32 lneas multiplexadas para direcciones y datos.
Lneas de interrupciones y lneas vlidas.
Terminales de control de la interfaz
Terminales de arbitraje
Lneas no compartidas.
Conexin directa al rbitro del bus PCI.
Terminales para seales de error

Lneas de seal PCI opcionales

Lneas de interrupcin
lnea no compartida.
Soporte de cache
Extensin a bus de 64 bits
32 lneas adicionales.
Lneas multiplexadas.
2 lneas para que los mdulos puedan usar una
transferencia de 64 bits.
Lneas de test (JTAG/Boundary Scan)
Para la definicin de procedimientos de test.

rdenes del PCI

Transaccin entre un iniciador (maestro) y un

objetivo.
El maestro adquiere el control del bus.
Determina el tipo de transaccin.
Ejemplo: lectura y escritura en E/S
Fase de direccionamiento.
Una o ms fases de datos.

Problemas

Considerar 2 procesadores con buses de datos de 8 y 16 bits,

respectivamente, los dos procesadores son idnticos en todo
lo dems y sus ciclos de bus son iguales.

A) Suponiendo que todas las instrucciones y operandos son de

2 bytes en que factor difieren las velocidades de
transferencia de los dos microprocesadores.

B) Cul seria la respuesta si en la mitad de los casos los

operandos y las instrucciones son de 1 byte. Suponiendo
que realizamos 100 transferencias de operandos e
instrucciones de las cuales 50 son de 1 byte y los otros son
de 2 bytes.

MEMORIA
La memoria de un computador se puede definir como los
circuitos que permiten almacenar y recuperar la informacin. En
un sentido ms amplio, puede referirse tambin a sistemas
externos de almacenamiento, como las unidades de disco o de
cinta.
Hoy en da se requiere cada vez ms memoria para poder utilizar
complejos programas y para gestionar complejas redes de
computadores.

Direcciones
Clulas
R
W

de
memoria

Datos

Registros intermedios: Constituyen un paso intermedio

entre el procesador y la memoria, tienen un tiempo de
acceso muy breve y muy poca capacidad.
Memorias cach: Son memorias de pequea capacidad.
Normalmente una pequea fraccin de la memoria
principal. y pequeo tiempo de acceso. Este nivel de
memoria se coloca entre la CPU y la memoria central.
Hace algunos aos este nivel era exclusivo de los
Computadores grandes pero actualmente todos los
computadores lo incorporan.

Dentro de la memoria cach puede haber, a su vez, dos

niveles denominados cach on chip, memoria cach dentro
del circuito integrado, y cach on board, memoria cach en la
placa de circuito impreso pero fuera del circuito integrado,
evidentemente, por razones fsicas, la primera es mucho ms
rpida que la segunda. Existe tambin una tcnica,
denominada Arquitectura Harvard, en cierto modo
contrapuesta a la idea de Von Newmann, que utiliza memorias
cach separadas para cdigo y datos.

Registros de procesador: Estos registros

interaccionan continuamente con la CPU
(porque forman parte de ella). Los registros
tienen un tiempo de acceso muy pequeo y
una capacidad mnima, normalmente igual a la
palabra del procesador (1 a 8 bytes).

Clasificacin de memorias semiconductoras

de acceso aleatorio
Las memorias se clasifican, por la tecnologa empleada y,
adems segn la forma en que se puede modificar su
contenido, A este respecto, las memorias se clasifican en
dos grandes grupos:
Memorias RAM: Son memorias en las que se puede leer y
escribir, si bien su nombre (Random access memory) no
representa correctamente este hecho.

Por su tecnologa pueden ser de ferritas (ya en desuso) o electrnicas,

Dentro de stas ltimas hay memorias estticas (SRAM, static RAM),
cuya clula de memoria est basada en un biestable, y memorias
dinmicas (DRAM, dinamic RAM, en las que la clula de memoria es
un pequeo condensador cuya carga representa la informacin
almacenada. Las memorias dinmicas necesitan circuitos adicionales
de refresco ya que los condensadores tienen muy poca capacidad y, a
travs de las fugas, la informacin puede perderse, por otra parte, son
de lectura destructiva.

Memorias ROM (Read 0nly Memory): Son

memorias en las que slo se puede leer.
Pueden ser:
ROM programadas por mscara, cuya
informacin se graba en fbrica y no se puede
modificar.
PROM, o ROM programable una sola vez.
EPROM
(erasable PROM) o RPROM
(reprogramable ROM), cuyo contenido puede
borrarse mediante rayos ultravioletas para
regrabarlas.

EAROM (electrically alterable ROM) o EEROM

(electrically erasable ROM), que son memorias
que est en la frontera entre las RAM y las
ROM ya que su contenido puede regrabarse por
medios elctricos, estas se diferencian de las
RAM en que no son voltiles. En ocasiones a
este tipo de memorias tambin se las denomina
NYRAM (no voltil RAM).
Memoria FLASH, denominada as por la
velocidad con la que puede reprogramarse,
utilizan tecnologa de borrado elctrico al igual
que las EEPROM. Las memorias flash pueden
borrarse enteras en unos cuantos segundos,
mucho ms rpido que las EPROM.

MEMORIA INTERNA

Caracterisricas de los sistemas de

memoria:
Capacidad: cantidad de informacin
contenida en una unidad de memoria. Se
expresa normalmente en trminos de
palabras o de bytes.

Para memorias internas se necesita tres

aspectos a considerar:
Palabra:
unidad
natural
de
organizacin de la memoria. Con
frecuencia suele coincidir con el nmero
de bits utilizados para representar
nmeros.
Unidad
direccionable:
tamao
fundamental de los elementos de datos
que se puede direccionar a la memoria.
Pueden ser tanto el tamao de palabra
como bytes individuales.

Unidad de transferencia: nmero de

elementos de datos transferidos a la vez,
normalmente se utilizan bits para la memoria
principal y bloques para la memoria
secundaria.
Velocidad de transferencia: velocidad a la
que se transfieren datos a, o desde, una
unidad de memoria.

Tiempo de acceso:
Para memorias RAM, es el tiempo que tarda
en enviarse informacin a la unidad y
realizar la transferencia.
Para memorias de otro tipo, es el tiempo
que se tarda en situar el mecanismo de
lectura/escritura en la posicin deseada.

Tiempo de ciclo de memoria: el tiempo de

acceso y algn tiempo ms que se
requiere antes de que pueda iniciarse un
segundo acceso a la memoria.
Mtodo de acceso: cmo acceden los
contenidos de la memoria:
Acceso aleatorio (random):
Cada posicin direccionable de memoria
tiene un nico mecanismo de acceso,
cableado fsicamente.

Cualquier posicin puede seleccionarse

aleatoriamente y el tiempo de acceso es el
mismo.
Lo que se denomina memoria de acceso
aleatorio (RAM) se debera llamar
memoria de lectura/escritura, ya que ste
mtodo de acceso tambin se aplica a las
memorias de slo lectura (ROM).

Acceso secuencial:
Los datos no poseen una direccin
nica.
Se deben leer todos los datos en
secuencia hasta que se encuentra el
objeto deseado.
Los tiempos de acceso son muy
variables.
Ejemplo: unidades de cinta.

Acceso directo:
Los datos tienen un nico mecanismo de
direccionamiento.
El acceso se lleva a cabo mediante la
realizacin de una combinacin de
movimientos en un rea de la memoria
general,
seguido
de
un
acceso
secuencial hasta alcanzar la posicin
deseada.
Ejemplo: unidades de disco.

Asociativa:
Es un tipo de memoria de acceso
aleatorio.
Los datos tienen acceso, segn su
contenido, en lugar de su verdadera
ubicacin.
Rastrea todos los datos en paralelo hasta
encontrar el modelo de bsqueda dado.
Todas las posiciones de la memoria se
rastrean en paralelo, sin tener en cuenta
el tamao de la memoria.

En memorias de gran capacidad, esta

operacin
se
efecta
de
forma
extremadamente rpida.
El costo por bit es de 5 a 10 veces ms
que el de una clula normal en RAM.
Ejemplo: algunas unidades de la
memoria cache.