Rectificadores

HTTP://WWW.ESPOL.EDU.EC
HTTP://WWW.FIEC.ESPOL.EDU.EC
 Media Onda
1
Onda Completa
Rectificadores
3

Vi

t
Vi V0
R V0

t
 Fuente No Regulada

110VRMs d or or
a d
m i ca tro or RLoad
60 H Z
for c ti
f Fil gulad
s Re Re
ran
T

Vi Vi Vi Vi
Vi
Rectificador de Media Onda
V0 1 t
V0 DC f (t ) dt 1 2
T

V0 DC
T 0 V0( RMS )
T0
f (t )dt
1
V0 DC V p sentdt Vp
2 0 V0( RMS )
V 2
p cos t 0

V0 DC
2
V
V0 DC p

V0 DC 0.318V p

Voltaje Inverso de Pico

Se trata del valor de voltaje que no debe excederse en la regin de polarizacin

inversa, pues de otra forma el diodo estar en la regin de avalancha.
VIP V0

VIP VM
Vi

Rectificador de Onda Completa

1.- Puente de Diodos

Vi
D1 D2
Vi V0
D3 D4 RL

Semiciclo positivo V0

V0 V0 DC
Vi V0 Vi
RL D3 , D2 " on"
Semiciclo negativo D1 , D4 " off "
V0 DC 0.636V p
Vi V0 Vi
V0 Vi D2 , D3 " off " Si fueran de Si
RL
V0 Vi D1 , D4 " on" V0 DC 0.636(V p 2VT )
Filtros

or s
d tro
VS ti f ica Fi l
c
Re

Para ahorrar energa se usan filtros. La seal DC pulsantes obtenida despus del bloque
rectificador no es seal DC pura por lo tanto puede servir para cargar bateras o alimentar
motores DC pero no sirve para alimentar circuitos electrnicos.
Para mejorar esta seal se aade un filtro despus del rectificador que en su forma ms
sencilla es un capacitor en paralelo a la carga.
Ip

2

VMx
VMn

2
t
wt1 T1 T2
T
 En el momento de carga del capacitor hay un pico de I p

Ip: Corriente de Pico

T1: Tiempo de Carga del capacitor.
T2: Tiempo de descarga del capacitor
T: T1+T2=180
VRpp: Voltaje de rizado de p-p
VCap
VMx VMn
V DC
2
VRpp VDC
VDC
I DC
Req RL
t
T1 I PT1 I DC T
T2
T
I DCT
IP
T1
En la carga en el pto wt1: En la descarga:
t
Vmn Vmx sent1
Vmn Vmxe
Vmn donde : t T2 , ReqC
t1 sen 1

Vmx ln
Vmn

T2
Vmx Reqc

T1 t1
2 T2
c
T2 T1 Vmn
Req ln
Vmx

180 8.33mseg
T2 T2 (mseg ) % rizado = frecuencia de rizado *100%

VR( RMS )
% *100%
VRpp Vmx Vmn VDC
Vmx Vmn
2 3
VRpp % *100%
V (RMS ) Vmx Vmn
R
2 3 2
1 Vmx Vmn
Volt rizado pico-pico % *100%
Vmx Vmn
3
Ejercicio:

En el siguiente circuito calcular el valor de C requerido y la Ipico ,para obtener un voltaje

de salida V0=38V , asuma que los diodos son de Si.
D1

4 :1
D2
V0 VDC 38V

120VRMS Vs 3k
D3 D4
6k

Vmn
t1 sen 1

Vmx
34.974
120 2 N 4 Vmx Vmn t1 sen 1
1 VDC 41.026
VS N2 1 2
t1 58.482
VS 42.426V Vmn 2VDC Vmx
Vmn 2(38) 41.026
Vmn 34.974 V I p I DC *
T
VS 2VT Vmx T1
Vmx 42.43 2(0.7) VDC T
Ip *
Vmx 41.026 V T1 90 58.482
T2 180 31.518 Req T1
T2 148.482 38 180
Ip *
T1 31.518 T2 6.873 mseg 2k 31.518
Ip 108.509 mA
en el Capacitor
 T2

En la descarga del capacitor: V min= Vmax e Req C

Req= 3K II 6K=2K

34,974 6,873 mseg

ln ( )
41,026 2K ( C )
C 21,5 f
Ejercicio:
Disee una fuente de alimentacin DC no regulada que posea las siguientes
caractersticas

N1 : N 2

Rectificador
120VRMS Filtro
de Onda RL
60 Hz Completa
(usando 2
diodos)

DATOS
RL= 50 ohmios
Encontrar %r, N1/N2, Ip, c . Considere diodos de silicio Vmax = 13,5 V
Vmin = 10,5 V
EJERCICIO:
Basndose en el problema anterior, disee el bloque regulador empleando un diodo zener
RS
VC IL PZMx 2W

Fuente DC IS IZ I ZMn 0mA

no Regulada RL 50
VZ 6V Encuentre el rango de RS para
que el zener regule
Ejercicio

Disear una fuente DC no regulada de 12VDC y 2ADC usando un filtro capacitivo y un

puente rectificador de onda completa

Vmx =13.5[V], VAK=0.7V en c/diodo, Vprimario =120VRMS

Calcule:
N1/N2, c=?, %r
D1

N1 : N 2
D2
V0
120VRMS Vs D4 RL=12/2 = 6 ohmios
D3
RL
Sujetadores o Cambiadores de nivel

Sujetadores

Mantienen la misma excursin ( voltaje pico a pico) de la seal de entrada.

Cambiadores de Nivel
El nivel puede subir o bajar dependiendo del o los capacitores que tenga la red.
Vi
10 f 1[ kHz ]

t (mseg )
1 2

10

V0
22

2
t (mseg )
Transciente Estable
Ejercicio Grafique V0 en estado estable. Asuma diodos ideales
C= 0,1 uf : Frecuencia de Vi = 1 Khz

Vi

10
Vi 470k V0
5V
t

10

V0
5

15
Ejercicio Grafique V0 en estado estable. Asuma diodos ideales
C= 0,1 uf : Frecuencia de Vi = 1 Khz

Vi

10
Vi 470k V0
5V
t

f 1kHz T 1ms
10
Rc
(470k )(0.1F ) V0
47 ms. 5

(4 5) Para _ que _ se _ desc arg ue

188mseg 1mseg
c _ no _ se _ desc arg a
15
Ejercicio
Grafique V0 en estado estable. Asuma diodos ideales
C= 0,1 uf : Frecuencia de Vi = 1 Khz
Vi

10
Vi 470k V0
5V
t

Semiciclo Positivo 10
D1" on"

V0 5V V0
5V 470k V0
Vi VC1 Vi V0
VC1 5V
5

Semiciclo Negativo
D1" off "
Vi VC1 V0 15
470k V0 10 5 V0
Vi 5V
V0 15V

 Ejercicio

Graficar V0 vs t incluyendo el transciente. Asuma diodos ideales

V0
Va D1

100k Vi
8V 20
6V

1 mseg

20
V0

mseg