Electronica Digital

ELECTRONICA DIGITAL
RAUL BARRETO QUINTEROS

CAPITULO 1
COMPUERTAS LGICAS Y TABLAS DE
VERDAD
COMPUERTA AND
EN ESPAOL Y
SI A y B y C y D y . SON UNO, LA
SALIDA ES UNO
EQUIVALE A COLOCAR VARIOS
CONTACTORES EN SERIE
ELECTRONICA DIGITAL :::: RAUL BARRETO 3

QUINTEROS
SIMBOLO Y CIRCUITO
EQUIVALENTE
A
B
A
B
OUTPUT C
C
D
D
OUTPUT

QUINTEROS
COMPUERTA OR
EN ESPAOL O
SI A B C D SON UNO, LA SALIDA
ES UNO
ES EQUIVALENTE A VARIOS
CONTACTORES CONECTADOS EN
PARALELO

QUINTEROS
SIMBOLO Y CIRCUITO
EQUIVALENTE
A B C D
A
B
OUTPUT
C
D
OUTPUT

QUINTEROS
COMPUERTA NOT
EN ESPAOL NO
EQIVALE A UNA
NEGACION
SI ENTRA UNO
SALE CERO A A
SI ENTRA CERO
SALE UNO
UNA LINEA ARRIBA
DE LA LETRA
INDICA NEGACION
QUINTEROS
COMPUERTAS NAND Y NOR
LA COMPUERTA NAND ES LA
NEGACION DE LA AND
SI A y B y C y D y SON UNO LA
SALIDA ES CERO
LA COMPUERTA NOR ES LA NEGACION
DE LA OR
Si A B C D ES UNO LA SALIDA
ES CERO
QUINTEROS
SIMBOLOS DE LAS COMPUERTAS
NAND Y NOR
NAND
A
NOR
A

QUINTEROS
EJEMPLO No1 DE APLICACION
DISEAR UN CIRCUITO LGICO QUE ACTIVE
UNA ALARMA CUANDO UN SENSOR DE
TEMPERATURA ENVIE UN NIVEL LGICO
ALTO CUANDO UN SENSOR DE PRESION
ENVIE UN NIVEL LGICO ALTO CUANDO
AMBOS SENSORES ENVIEN UN NIVEL
LGICO ALTO. ESTE CIRCUITO ADEMAS
DEBE DISPONER DE UN SWITCH DE
ENCENDIDO Y APAGADO ON-OFF

QUINTEROS
SOLUCION:
SENSOR
TEMP
SENSOR
PRESION
0V
+5V
ON - OFF

QUINTEROS
TABLAS DE VERDAD
LA TABLA DE VERDAD PERMITE
CONOCER TODOS LOS NIVELES DE
SALIDA QUE CORRESPONDEN A CADA
UNO DE LOS POSIBLES NIVELES DE
ENTRADA QUE SE PUEDEN PRESENTAR
EN UN CIRCUITO LGICO

QUINTEROS
COMO CONSTRUIR UNA TABLA
DE VERDAD
PARA CONSTRUIR UNA TABLA DE VERDAD HAY QUE
TENER PRESENTE QUE LAS ENTRADAS CAMBIAN
SEGN EL SISTEMA DE NUMERACION BINARIO
(EJEMPLO PARA UN CIRCUITO DE TRES ENTRADAS:
000 001 010 011 100 111)
LA COMPUERTA AND REPRESENTA UNA
MULTIPLICACION BINARIA
LA COMPUERTA OR REPRESENTA UNA SUMA
BINARIA
NAND Y NOR SON LAS NEGACIONES DE AND Y OR
RESPECTIVAMENTE

QUINTEROS
TABLAS DE VERDAD DE LAS
COMPUERTAS LGICAS
AND OR
A B C = AB A B C = A+B
0 0 0 0 0 0
0 1 0 0 1 1
1 0 0 1 0 1
1 1 1 1 1 1
NAND NOR
A B C = AB A B C = A+B
0 0 1 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 0
QUINTEROS
CIRCUITO DE EJEMPLO No2:
OBTENER LA TABLA DE VERDAD PARA EL
SIGUIENTE CIRCUITO MOSTRADO EN LA
FIGURA:
A+B
A
B
SALIDA = (A+B)*C

QUINTEROS
SOLUCION:
DESPUES DE HABER ABC SALIDA = (A+B)*C
DETERMINADO LA
ECUACION DE SALIDA 000 (0+0)*0 = 0
001 (0+0)*1 = 0
(A+B)*C ESTAMOS
010 (0+1)*0 = 0
LISTOS PARA
011 (0+1)*1 = 1
CONSTRUIR LA TABLA 100 (1+0)*0 = 0
DE VERDAD DEL 101 (1+0)*1 = 1
CIRCUITO: 110 (1+1)*0 = 0
111 (1+1)*1 = 1

QUINTEROS
EJEMPLO No3
DISEE UN CIRCUITO LGICO CUYA
ECUACION DE SALIDA ES (A+B)*C
SOLUCION: VEMOS UNA SUMA NEGADA DE
A+B, POR LO QUE NOS CONVENDRIA
UTILIZAR UNA COMPUERTA NOR. Y SU
SALIDA MULTIPLICARLA POR C (CON UNA
COMPUERTA AND)
ENTOCES NUESTRO CIRCUITO TIENE TRES
ENTRADAS: A, B Y C
QUINTEROS
COMPUERTAS LGICAS EN CI
VARIAS COMPUERTAS ESTAN ENCAPSULADAS Y
DISPONIBLES EN EL MERCADO. A CONTINUACION
SE MENSIONAN LOS CI* MS COMUNES:
EL CI 7404 CONTIENE SEIS INVERORES NOT
EL CI 7400 CONTIENE CUATRO COMPUERTAS NAND
DE DOS ENTRADAS
EL 7408 CONTIENE CUATRO COMPUERTAS AND DE
DOS ENTRADAS
EL 7432 CONTIENE CUATRO COMPUERTAS NOR DE
DOS ENTRADAS
EL 7402 CONTIENE CUATRO COMPUERTAS OR DE
DOS ENTRADAS,
* CI SIGLAS QUE HACEN REFERENCIA A CIRCUITO INTEGRADO

QUINTEROS
CAPITULO 2
ALGEBRA BOOLEANA
TEOREMAS DE BOOLE
TEOREMAS DE DE-MORGAN
UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR
REPRESENTACION ALTERNATIVA PARA LAS COMPUERTAS
LGICAS
ALGEBRA BOOLEANA
POR LO QUE HEMOS VISTO, EN LA
ELECTRONICA DIGITAL SE CONSIDERAN
DOS NIVELES LGICOS POSIBLES (EL CERO
O NIVEL LGICO BAJO Y EL UNO NIVEL
LOGICO ALTO). SIENDO AS QUE SOLO
TENEMOS QUE TRABAJAR CON DOS
NUMEROS Y NO CON DIEZ (0, 1, 2, . . .9) COMO
NORMALMENTE SE HACE, LAS LEYES
ALGEBRAICAS SE SIMPLIFICAN
NOTABLEMENTE.

QUINTEROS
LEYES DEL ALGEBRA DE BOOLE
X *0 0
EJEMPLO :
X *1 1
SIMPLIFICA R :
X *X X AB * AB
X *X 0 SOLUCION :
X 0 X X AB
X 1 1 ENTONCES ;
X *X 0
XX X
X X 1
QUINTEROS
LEYES DEL ALGEBRA DE BOOLE
CON MULTIPLES VARIABLES
X Y Y X
X *Y Y * X
X (Y Z ) ( X Y ) Z X Y Z
X * (Y * Z ) ( X * Y ) * Z
X * (Y Z ) X * Y X * Z
(W X ) * (Y * Z ) W * Y W * Z X * Y X * Z
X XY X
X XY X Y
QUINTEROS
EJEMPLO No1:
COMPRUEBE
QUE :
X Y C=X
X X *Y X
0 0 0+0*0=0
SOLUCION :
0 1 0+1*0=0
VER
1 0 1+0*0=1
TABLA 1+1*1=1
1 1
VERDAD
QUINTEROS
EJEMPLO No2
SIMPLIFICAR :
Y A B CD A B C D
SOLUCION :
Y A B D * (C C )
Y A B D *1
Y ABD
QUINTEROS
TEOREMAS DE DE-MORGAN
( X Y ) X *Y
( X *Y ) X Y EJEMPLO
SIMPLIFICAR
A* B *C
SOLUCION :
( A B ) *C
( A B) * C
A * C BC
QUINTEROS
UNIVERSALIDAD DE LAS
COMPUERTAS NAND Y NOR
LAS COMPUERTAS NAND EN
COMBINACIONES ADECUADAS
PUEDEN FUNCIONAR COMO UNA
COMPUERTA AND OR NOT
IGUALMENTE LAS COMPUERTAS NOR
EN COMBINACIONES ADECUADAS
PUEDEN FUNCIONAR COMO UNA
COPUERTA AND OR NOT
QUINTEROS
UNIVERSALIDAD DE COMPUERTAS NAND Y
NOR (CONEXIONES)
FUNCIONA COMO NOT FUNCIONA COMO NOT
FUNCIONA COMO AND FUNCIONA COMO OR
FUNCIONA COMO OR FUNCIONA COMO AND

QUINTEROS
REPRESENTACION ALTERNATIVA DE
LAS COMPUERTAS LGICAS.
ANTERIORMENTE YA SE
PRESENTARON LOS SIMBOLOS
ESTANDAR DE LAS COMPUERTAS
LGICAS AND, OR, NOT, NAND Y NOR.
EXISTEN OTROS
SIMBOLOSALTERNATIVOS QUE
RESULTAN MUY TILES EN EL
ANALISIS Y DISEO DE CIRCUITOS
DIITALES.
QUINTEROS
REGLAS PARA OBTENER
SIMBOLOS ALTERNATIVOS
1. INVIERTA CADA ENTRADA Y SALIDA DEL
SIMBOLO ESTANDAR, ESTO SE LOGRA
AADIENDO BURBUJAS EN LAS LINEAS DE
ENTRADA Y SALIDA QUE NO LAS TENGAN Y
SUPRIMIENDO LAS BURBUJAS DONDE YA
LAS HAYA.
2. CAMBIE EL SIMBOLO DE OPERACIN DE
AND A OR DE OR A AND. (EN EL CASO
ESPECIAL DEL INVERSOR NO SE CAMBIA EL
SIMBOLO DE OPERACIN)
QUINTEROS
EJEMPLO N03
OBTENER EL SIMBOLO
ALTERNATIVO DE LA
COMPUERTA NOR.
SOLUCION:
1. COLOCAMOS BURBUJAS SIMBOLO ESTANDAR SIMBOLO ALTERNATIVO
EN DONDE NO LAS HAY
(EN LAS ENTRADAS) Y
SUPRIMIMOS BURBUJAS
DONDE LAS HAY (EN LA
SALIDA).
2. CANBIAMOS EL SIMBOLO
OR POR AND (VER
FIGURA)

QUINTEROS
DEMOSTRACION
SE PUEDE DEMOSTRAR A* B A B
FACILMENTE QUE EL (VER
FIGURA)
SIMBOLO ALTERNATIVO ES
EQUIVALENTE AL SIMBOLO SALIDA A * B
ESTANDAR VALIENDONOS SALIDA A B
DE LOS TEOREMAS DE DE- SALIDA A B
MORGAN Y RECORDANDO SALIDA OR
QUE LA BURBUJA
REPRESENTA UNA SIMBOLO OR ESTANDAR
OPERACIN DE INVERSION. A
A+B
EJEMPLO DEMOSTRACION B
DEL SIMBOLO
ALTERNATIVO OR (VER SIMBOLO OR ALTERNATIVO
A
FIGURAS) A*B

QUINTEROS
INTERPRETACION DE LOS
SIMBOLOS ALTERNATIVOS
CUANDO UNA LINEA DE ENTRADA O SALIDA
DE UN SIMBOLO DE COMPUERTA LGICA
NO TIENE UNA BURBUJA, SE DICE QUE ES
ACTIVA EN ALTO. CUANO UNA LINEA DE
ENTRADA SALIDA SI TIENE UNA BURBUJA
SE DICE QUE LA LINEA ES ACTIVA EN BAJO.
PARA EL SIMBOLO OR UTILICE LA
CONDICION CUALQUIERA Y PARA EL
SIMBOLO AND UTILICE LA CONDICION
TODAS

QUINTEROS
EJEMPLOS
SIMBOLO ALTERNATIVO DE
SIMBOLO ESTANDA DE AND
LA NOR
LA SALIDA ES ACTIVA EN LA SALIDA ES ACTIVA EN

ALTO CUANDO TODAS ALTO CUANDO TODAS
LAS ENTRADAS SON LAS ENTRADAS SON
BAJAS ALTAS
SIMBOLO ESTANDAR DE LA SIMBOLO ESTANDAR DE LA

OR NOR
LA SALIDA ES ACTIVA EN LA SALIDA ES ACTIVA EN

ALTO CUANDO BAJO CUANDO
CUALQUIERA DE LAS CUALQUIERA DE LAS
ENTRADAS SON ALTAS ENTRADAS SON ALTAS
SIMBOLO ALTERNATIVO DE SIMBOLO ALTERNATIVO DE

LA NAND LA NOT
LA SALIDA ES ACTIVA EN
ALTO CUANDO LA SALIDA ES ACTIVA EN
CUALQUIERA DE LAS ALTO CUANDO SU
ENTRADAS SON BAJAS ENTRADA ES BAJA

QUINTEROS
VENTAJA DE UTILIZAR
SIMBOLOS ALTERNATIVOS.
LA VENTAJA DE UTILIZAR LOS
SIMBOLOS ALTERNATIVOS ES
EVIDENTE CUANDO HAY QUE
ANALIZAR EXTENSOS CIRCUITOS. HAY
UN NOTABLE AHORRO DE TIEMPO Y
ESFUERZO.

QUINTEROS
CAPITULO 3
CIRCUITOS COMBINATORIOS Y MAPAS DE
KARNAUGH
SIMPLIFICACION POR EL METODO DEL
MAPA DE KARNAUGH
CIRCUITOS LGICOS
COMBINATORIOS
DADA UNA TABLA DE VERDAD, PODEMOS OBTENER
LA EXPRESION DE SALIDA. SI SEGUIMOS LAS TRES
REGLAS SIGUIENTES:
1. SI EL NIVEL DE ENTRADA ES CERO LO
REPRESENTAMOS CON UNA LETRA NEGADA
2. SI EL NIVEL DE ENTRADA ES UNO LO
REPRESENTAMOS CON UNA LETRA SIN NEGAR
3. SI EL NIVEL LGICO DE LA SALIDA ES UNO,
ESCRIBIMOS LA EXPRESION DE ENTRADA
SIGUIENDO LAS DOS REGLAS ANTERIORMENTE
EXPUESTAS; LUEGO SUMAMOS LAS EXPRESIONES
RESULTANTES.
QUINTEROS
EJEMPLO No1
DISEE UN CIRCUITO LGICO CON
ENTRADAS A, B Y C DE TAL FORMA QUE LA
SALIDA SEA ALTA CUANDO LA MAYOR
PARTE DE LAS ENTRADAS SEAN ALTAS.
SOLUCION: PRIMERO OBTENEMOS LA
TABLA DE VERDAD, LUEGO SEGUIMOS LAS
TRES REGLAS INDICADAS ANTERIORMENTE,
FINALMENTE PROCEDEMOS A GRAFICAR EL
CIRCUITO
QUINTEROS
SOLUCION:
ABC X
000 0
001 0
010 0
011 1 A NEGADO
100 0
101 1 B NEGADO
110 1 C NEGADO
111 1 TODAS LAS LETRAS SIN NEGAR
ENTOCNCES B B*C
C
TENEMOS ;
X A * B *C A* B *C A* B *C A* B *C A
A*C A*B+A*C+B*C
SIMPLICANDO :
X B *C A*C A* B
A*B

QUINTEROS
MAPA DE KARNAUGH
ES UN METODO GRAFICO PARA SIMPLIFICAR UNA
ECUACION LGICA O PARA CONVERTIR UNA TABLA
DE VERDAD A SU CIRCUITO LGICO
CORRESPONDIENTE.
EL EMPLEO PRACTICO DEL MAPA DE KARNAUGH SE
LIMITA A CIRCUITOS DE HASTA CUATRO ENTRADAS
CON CINCO O MS ENTRADAS ESTE METODO SE
VUELVE MUY COMPLICADO, ESE TIPO DE
CIRCUITOS SE RESUELVEN MEJOR CON UN
PROGRAMA DE COMPUTADORA.

QUINTEROS
TABLA DE VERDAD VERSUS
MAPA DE KARNAUGH
B
0 1
A B C
0 0 1 0 1 0
0 1 0 A
1 0 0 1 0 1
1 1 1
C
0 1
ABC X 00 1 1
000 1
01 1 0
001 1
AB
010 1
11 1 0
011 0
100 0
10 0 0
101 0
110 1
111 0

QUINTEROS
REGLAS PARA COSTRUIR UN
MAPA DE KARNAUGH
COMO VIMOS EN LA PAGINA
ANTERIOR UN MAPA K
MUESTRA EXACTAMENTE LA
MISMA INFORMACION QUE
UNA TABLA DE VERDAD, SOLO
QUE DE UNA MANERA CD
DIFERENTE. 00 01 11 10
LA UNICA REGLA QUE HAY 00 0 0 0
0
QUE TENER EN CUENTA PARA
CONTRUIR UN MAPA K ES QUE 01 0 1 0 0
LA NUMERACION DE LOS AB
CAJONES VARIA SEGN EL 11 0 0 0 0
CODIGO GRAY Y DENTRO DE 10 0 0 0 0
LOS CAJONES SE ESCRIBE EL
NIVEL LOGICO DE SALIDA
OBSERVE LA FIGURA, ES UN
MAPA K, INDICA QUE CUANDO
ABCD = 0101 LA SALIDA ES 1

QUINTEROS
EJEMPLO No2
UN NUMERO BINARIO DE CUATRO
BITS SE REPRESENTA POR A3A2A1A0
SIENDO A3, A2, A1, A0 LOS BITS
INDIVIDUALES, CON A0 COMO LSB,
TRACE UN MAPA K QUE MUSTRE UNA
SALIDA ALTA SIEMPRE QUE EL
NUMERO SEA MAYOR QUE 0010 Y
MENOR QUE 1000
QUINTEROS
SOLUCION
TENEMOS QUE LA
SALIDA ES UNO
CUANDO:
A1A0
A3A2A1A0=0011
00 01 11 10
A3A2A1A0=0100 00 0 0 0
1
A3A2A1A0=0101 01 1 1 1 1
A3A2
A3A2A1A0=0110 11 0 0 0 0
A3A2A1A0=0111 10 0 0 0 0
EN TODAS LAS DEMAS

SITUACIONES LA
SALIDA ES CERO
QUINTEROS
SINPLIFICACION DE EXPRESIONES POR
EL METODO DEL MAPA DE KARNAUGH
PARA SIMPLIFICAR EXPRESIONES POR MEDIO DEL
METODO DEL MAPA K SE DEBE TENER EN CUENTA
LAS SIGUIENTES REGLAS Y SUGERENCIAS
1. LOS UNOS SE AGRUPAN EN POTENCIAS DE DOS
2. MIENTRAS MS UNOS SE AGRUPAN MEJOR,
PORQUE SE SIMPLIFICA MS
3. SOLO SE PUEDE AGRUPAR EN FORMA HORIZONTAL
O VERTICAL
4. PARA SIMPLIFICAR SE OBSERVA LA VARIABLE QUE
PERMANECE CONSTANTE, Y SI ES IGUAL A CERO,
SE LA REPRESENTA POR UNA LETRA NEGADA.
5. FINALMENTE SE SUMA LAS EXPRESIONES
INDIVIDUALES
QUINTEROS
EJEMPLO No3
OBTENER LA
EXPRESION DE CD
SALIDA PARTIENDO 00 01 11 10
DEL SIGUIENTE 00 0 0 1 0
MAPA K: 01 1 1 1 1
AB
11 0 0 0 0
10 0 0 0 0

QUINTEROS
SOLUCION:
AGRUPAMOS LOS UNOS EN CD
00 01 11 10
POTENCIAS DE DOS, EN
0
FORMA HORIZONTAL Y 00 0 1 0
GRUPO 1
VERTICAL UNICAMENTE AB
01 1 1 1 1 GRUPO 2
(VER FIGURA) 11 0 0 0 0
10 0 0 0 0
UNA VEZ FORMADO LOS
GRUPOS OBSERVAMOS QUE
VARIABLE PERMANECE GRUPO1 GRUPO2
CONSTANTE, SI ESA A B C D A B C D
VARIABLE ES CERO LA 0 0 1 1 0 1 0 0
REPRESENTAMOS CON UNA 0 1 1 1 0 1 0 1
LETRA NEGADA 0 1 1 1
FINALMENTESE SE SUMA A C D 0 1 1 0
LAS EXPRESIONES
INDIVIDUALES. A B
SALIDA = A*C*D+A*B

QUINTEROS
CAPITULO 4
FLIP-FLOPS
REGISTRO BASICO NAND
REGISTRO BASICO NOR
FLIP-FLOP S-R
FLIP-FLOP J-K
FLIP-FLOP D
INTRODUCCIN
HASTA AHORA SE HAN ANALIZADO
CIRCUITOS CUYA SALIDA DEPENDE DEL
ESTADO ACTUAL DE SUS ENTRADAS. ES
DECIR QUE; SI LAS ENTRADAS CAMBIAN, LA
SALIDA TAMBIEN CAMBIA.
EN ESTA SECCIN SE VA A ESTUDIAR
CIRCUITOS CAPACES DE ALMACENAR
INFORMACIN, ES DECIR DISPOSITIVOS
CON LA CAPACIDAD DE MEMORIZAR UN
ESTADO. (LA SALIDA PERMANECE EN UN
ESTADO, AUNQUE LA ENTRADA YA HAYA
CAMBIADO)
QUINTEROS
REGISTRO BASICO NAND
SETEAR: COLOCAR SET
UN NIVEL LOGICO Q
ALTO EN LA
SALIDA Q
Q
RESETEAR: RESET
LIMPIAR (PONER S R Q
EN CERO) LA 0 0
NO HAY
CAMBIO
SALIDA Q 0 1 Q=1
1 0 Q=0
SET=0 Q=1
1 1 INVALIDO
RESET=0 Q=0
QUINTEROS
REGISTRO BASICO NOR
SET=1 Q=1
RESET=1 Q=0 SET
Q
NOTE QUE EL REGISTRO
BASICO NOR ES ACTIVO A
NIVELES LOGICOS ALTOS,
ES DECIR SI COLOCAMOS
UNO EN SET Q=1; SI RESET
Q
COLOCAMOS UNO EN
RESET Q=0. POR EL S R Q
CONTRARIO EL REGISTRO NO HAY
0 0
BASICO NAND ES ACTIVO CAMBIO
CON NIVELES LGICOS 0 1 Q=0
BAJOS. SI COLOCAMOS
CERO EN SET Q=1 Y SI 1 0 Q=1
COLOCAMOS CERO EN 1 1 INVALIDO

RESET Q=0.

QUINTEROS
SEAL DE RELOJ Y FLIP-FLOPS
SINCRONIZADOS POR RELOJ
SEAL DE RELOJ (CLOCK)
ES UNA ONDA CUADRADA
QUE SIRVE PARA
SINCRONIZAR EVENTOS
TPN: TRANSICION CON

PENDIENTE NEGATIVA
CUANDO LA ONDA PASA DE
UNO A CERO
TPP: TRANSICION CON

PENDIENTE POSITIVA
CUANDO LA ONDA PASA DE
CERO A UNO

QUINTEROS
FLIP-FLOP S-R SINCRONIZADO
POR RELOJ
EN LA FIGURA SE
MUESTRA UN FF S
SET
Q
Q
R Q
QUE FUNCIONA
CLR
COMO UN
S R TPP Q
REGISTRO BASICO
NO HAY
NOR, PERO 0 0
CAMBIO
ADEMAS NECESITA 0 1 Q=0
DE UNA TPP PARA 1 0 Q=1
CAMBIAR DE
1 1 INVALIDO
ESTADO LA SALIDA

QUINTEROS
FLIP-FLOP J-K SICRONIZADO POR
RELOJ
ES UN FF QUE FUNCIONA
SET
COMO EL FF S-R, PERO CON J Q
UNA VENTAJA, SE ELIMINA K CLR Q
LA POSIBILIDAD DE UNA
SALIDA INVALIDA,
CUANDO LAS ENTRADAS
J=1 y K=1 Q SE J K TPN Q
COMPLEMENTA; ES DECIR NO HAY
SI Q=0 PASA A Q=1; SI Q=1 0 0
CAMBIO
PASA Q=0.
EN LA FIGURA SE MUESTRA 0 1 Q=0
UN FF J-K CON TPN
1 0 Q=1
1 1 SE COMPLEMENTA

QUINTEROS
FLIP-FLOP TIPO D
SINCRONIZADO POR RELOJ
TAMBIEN SE LE
CONOCE COMO D
SET
Q
REGISTRO
TRANSPARENTE, CLR Q
PORQUE EN SU SALIDA
APARECE LO MISMO
QUE ENTRA, ES DECIR
SI ENTRA UNO Y D TPN Q
ADEMAS EXISTE UN
TRANSICION (TPP O 0 0
TPN) SALE UNO, SI
ENTRA CERO, SALE 1 1
CERO

QUINTEROS
FLIP-FLOP TIPO D NO SINCRONO
IGUAL QUE EN EL
CASO ANTERIOR, LO D
SET
Q
QUE ENTRA ES LO QUE EN CLR Q
SALE, PERO ESTA VEZ

NO ESTA
SINCRONIZADO POR D EN Q
UN RELOJ, SINO QUE
TIENE UNA ENTRADA X 0 NO CAMBIO
DE HABILITACION 1 1 1
(ENABLE) SI ESA
ENTRADA ESTA 0 1 0
HABILITADA LO QUE
ESTA EN D PASA A Q, X = NO IMPORTA LO QUE
CASO CONTRARIO NO. ESTE EN LA ENTRADA D

QUINTEROS
ENTRADAS ASINCRONAS EN LOS
FLIP-FLOPS
ESTAS ENTRADAS ASINCRONAS SE PUEDEN
UTILIZAR PARA FIJAR AL FF EN EL ESTADO
UNO O EN EL ESTADO CERO, EN
CUALQUIER INSTANTE, SIN IMPORTAR LAS
CONDICIONES PRESENTES EN LAS OTRAS
ENTRADAS. DICHO DE OTRA MANERA, LAS
ENTRADAS ASINCRONAS SON ENTRADAS
DOMINANTES QUE PUEDEN SERVIR PARA
IGNORAR TODAS LAS OTRAS ENTRADAS A
FIN DE COLOCAR AL FF EN UN ESTADO O EN
EL OTRO.

QUINTEROS
FLIP-FLOP J-K CON ENTRADAS
ASINCRONAS
LAS ENTRADAS ASINCRONAS SE DESIGNAN
COMO PRESTABLECER Y RESTABLECER,
ESTAS SON ACTIVAS A BAJO COMO LO
INDICAN LAS PEQUEAS BURBUJAS EN EL
SIMBOLO DEL FF.
PRESTABLECER
P R Q
FF
1 1 SINCRONO
SET
J Q
0 1 1 NO TOMA EN CUENTA A LAS
ENTRADAS DEL CLOCK, NI
K CLR Q 1 0 0 TAMPOCO A LAS ENTRADAS J-K
NO SE
0 0 UTILIZA
RESTABLECER
QUINTEROS
FLIP-FLOPS EN CI
EN EL MERCADO SE ENCUAENTRAN DISTINTOS
ENCAPSULADOS PARA FLIP-FLOPS J-K, TIPO DE, S-C. POR LO
GENERAL EN CADA CAPSULA VIENE MS DE UN FLIP-FLOP. A
CONTINUACION SE MENCIONAN ALGUNOS CI DISPONIBLES:
EL 74107 CONTIENE DOS FF J-K CON CLK Y CLEAR ACTIVOS A

BAJO
EL 74LS76 CONTIENE DOS FF J-K CON CLK PRESTABLECER Y
CLEAR ACTIVOS A BAJO
EL 74LS74 CONTIENE DOS FF TIPO D CON CLK, PRESTABLECER
Y CLEAR ACTIVOS A BAJO
EL 74LS75 CONTIENE CUATRO FLIP-FLOPS TIPO D SIMPLES
CON CLK ACTIVO A NIVEL LGICO ALTO

QUINTEROS
CAPITULO 5
REGISTROS
TRANSFERENCIA DE DATOS EN SERIE
TRANSFERENCIA DE DATOS EN PARALELO
CONTADOR DE ANILLO
CONTADOR JHONSON
ALMACENAMIENTO Y
TRANSFERENCIA DE DATOS
LOS FLIP-FLOPS TIENEN LA
CAPACIDAD DE ALMACENAR DATOS
UN GRUPO DE FLIP-FLOPS TIENE UNA
CAPACIDAD DE ALMACENAMIENTO
AUN MAYOR.
A UN GRUPO DE FLIP-FLOPS CAPACES
DE ALMACENAR DATOS SE LE
DENOMINA REGISTRO
QUINTEROS
TRANSFERENCIA SINCRONA
FLIP-FLOP MAESTRO-ESCLAVO
OBSERVE LA FIGURA,
EL NIVEL LGICO
ALMACENADO EN EL
FFA ES TRANSFERIDO
AL FFB CON UNA TPN A B
SET SET
S Q S Q
DEL PULSO DE
TRANSFERENCIA. DE R CLR Q R CLR Q
ESTE MODO DESPUES
DE ESTA TPN, LA
SALIDA DEL FFB SER
IDENTICA A LA SALIDA
DEL FFA.

QUINTEROS
TRANFERENCIA ASINCRONA (O NO
SECUENCIAL) FLIP-FLOP MAESTRO - ESCLAVO
OBSERVE LA FIGURA, CUANDO
LA LINEA DE HABILITACION
DE LA TRANSFERENCIA SE
HACE ALTA, UNA DE LAS
SALIDAS DE LAS COMPUERTAS
NAND PASAR A BAJO, A B
DEPENDIENDO DEL ESTADO
DE LAS SALIDAS DEL FFA. SET SET
S Q S Q
ESTE NIVEL BAJO INICIAR O
BORRAR EL FFB AL MISMO
R Q R Q
ESTADO QUE EL FFA. ESTA CLR CLR
TRANSFERENCIA ASINCRONA
SE HACE
INDEPENDIENTEMENTE DE HABILITACION DE
LAS ENTRADAS SNCRONAS Y TRANSFERENCIA
DEL CLK DEL FLIP-FLOP.

QUINTEROS
TRANSFERENCIA DE DATOS EN
SERIE.
UN REGISTRO DE CORRIMIENTO ES UN
GRUPO DE FLIP-FLOPS CONECTADOS
DE TAL MANERA QUE LOS NMEROS
BINARIOS ALMACENADOS EN EL SON
DESPLAZADOS DE UN FLIP-FLOP AL
SIGUIENTE CON CADA PULSO DE
RELOJ

QUINTEROS
REGISTROS DE CORRIMIENTO.
EN LA FIGURA SE MUESTRA UNA
FORMA DE CONECTAR VARIOS FF
J-K PARA QUE FUNCIONEN COMO
UN REGISTRO DE CORRIMIENTO
DE CUATRO BITS. NOTE QUE LOS
FF ESTAN CONECTADOS DE
MANERA QUE LA SALIDA DEL X3 X2 X1 X0
FFX3 SE TRANFIERE EN EL FFX2, J
SET
Q J
SET
Q J
SET
Q J
SET
Q
FFX2 EN FFX1 Y EL FFX1 EN FFX0. K Q K Q K Q K Q

ESTO SIGNIFICA QUE, HASTA LA CLR CLR CLR CLR
INCIDENCIA DE LA TPN DEL PULSO

DE CORRIMIENTO, CADA FF TOMA
EL VALOR ALMACENADO
ANTERIORMENTE EN EL FF DE SU
IZQUIERDA. EL FFX3 TOMA UN PULSOS DE CORRIMIENTO
VALOR DETERMINADO POR LAS
CONDICIONES PRESENTES EN SUS
ENTRADAS J-K CUANDO OCURRE
EL PULSO DE CORRIMIENTO.

QUINTEROS
TRANSFERENCIA DE DATOS EN
PARALELO
OBSERVE LA FIGURA, AL
DAR UN SOLO PULSO TPN
EL ESTADO DE LOS FF DE
ARRIBA SER
TRANSFERIDO A LOS FF DE D
SET
Q D
SET
Q D
SET
Q
ABAJO. CLR Q CLR Q CLR Q
LA TRANFERENCIA DE
DATOS EN PARALELO ES D
SET
Q D
SET
Q D
SET
Q
MS RPIDA QUE LA CLR Q CLR Q CLR Q
TRANFERENCIA DE DATOS
EN SERIE, PERO ES MS
COSTOSA PORQU
REQUIERE DE MS
COMPONENTES PARA
IMPLEMENTARLA.
QUINTEROS
CONTADOR DE ANILLO
UN CONTADOR DE ANILLO ES UN REGISTRO
CIRCULANTE, EN EL CUAL SOLO UNA DE LAS
ETAPAS SE ENCUENTRA A NIVEL LGICO ALTO EN
UN MOMENTO DADO, MIENTRAS QUE TODAS LAS
OTRAS ESTAN A NIVEL BAJO. UN UNO LGICO
DENTRO DEL REGISTRO AVANZA EN LA DIRECCION
DE DESPLAZAMIENTO CON CADA PULSO DE RELOJ.
AL LLEGAR AL FINAL DEL REGISTRO, RECIRCULA E
INGRESA A LA PRIMERA ETAPA, DONDE CONTINUA
SU DESPLAZAMIENTO SIN FIN. ESTA MODALIDAD
DE CONTADOR ES UTILIZADA AMPLIAMENTE EN
CIRCUIUTOS DE TEMPORIZACION Y EN
DISPOSITIVOS DE SECUENCIACION AUTOMTICA.

QUINTEROS
CIRCUITO DE UN CONTADOR
ANILLO DE 4 BITS
EN LA FIGURA SE MUESTRA EL
CIRCUITO CORRESPONDIENTE A
UN CONTADOR DE ANILLO DE 4
BITS JUNTO CON DIAGRAMA DE
ESTADOS. OBSERVE QUE SI SE
CONECTARN LEDS A CADA UNA D
SET
Q D
SET
Q D
SET
Q D
SET
Q
DE LAS SALIDAS DEL REGISTRO,
ESTOS SE ILUMINARAN CLR Q CLR Q CLR Q CLR Q
YAPGARAN N SECUENNCIA. CLK

AHORA EL PRIMERO EN
ILUMINARSE Y APAGARSE SER EL
LED CONECTADO A LA SALIDA Q0.
1000
ENSEGUIDA, ILUMINARIA Y
APAGARIA EL CONECTADO A Q1 Y
AS SUCESIVAMENTE. DESPUES DE 0001 0100
CUATRO PULSOS DE RELOJ,

NUEVAMENTE SERA EL TURNO DE 0010
ILUMINAR Y APAGAR DE Q0 Y EL
PROCESO SE REPITE
CICLICAMENTE.

QUINTEROS
INICIALIZACION DE UN CONTADOR
DE ANILLO 74164
LOS CONTADORES EN ANILLO
DEBEN PROVEERSE DE CIRCUITOS
DE INICIALIZACION QUE LOS
ARRANQUEN ADECUADAMENTE,
DEBIDO A QUE CUANDO UN
REGISTRO SE ENERGIZA POR
PRIMERA VEZ SIN MEDIE NINGUN PULSO DE
INTENTO DE INICIALIZACION, EL INICIALIZACION
ESTADO INICIAL ES ALEATORIO. SET
EN LA FIGURA SE MUESTRA UN D Q
CLEAR
CIRCUITO QUE PERMITE LA CLR Q
A 74164
7474 7432
INICIALIZACION Y LA B CLK QAQH
CIRCULACION DEL REGISTRO.
EL 74164 ES UN REGISTRO DE
DESPLAZAMIENTO DE 8 BITS. CLK
DONDE QA ES LA SALIDA DE LA
PRIMERA ETAPA, QB LA SALIDA DE
LA SEGUNDA ETAPA, QH ES LA
SALIDA DE LA OCTAVA Y LTIMA
ETAPA.

QUINTEROS
CONTADOR JHONSON
UN CONTADOR JHONSON O DE
COLA RETORCIDA ES UN D
SET
Q D
SET
Q D
SET
Q
CONTADOR DE ANILLO EN EL
CUAL LA SALIDA DE LA CLR Q CLR Q CLR Q
LTIMA ETAPA SE INVIERTE CLK

ANTES DE ALIMENTARLA A LA
PRIMERA. EN GENERAL, UN
CONTADOR JHONSON DE n
ETAPAS PRODUCE 2n ESTADOS
DIFERENTES. EN LA FIGURA SE 000
MUESTRA EL CIRCUITO QUE

IMPLEMENTA A UN CONTADOR 000 100
JHONSON DE 3 ETAPAS JUNTO

CON SU DIAGRAMA DE
ESTADOS EN EL QUE SE 000 110
ILUSTRA LA SECUENCIA DE
CONTEO.
000

QUINTEROS
CAPITULO 6
DIVICION
Y CONTEO DE FRECUENCIA
CONTADORES
DIVICION Y CONTEO DE
FRECUENCIA
CONSULTE LA FIGURA (PAGINA OPUESTA):
LAS ENTRADAS J-K DE LOS FF ESTN EN UNO POR LO TANTO CAMBIARAN
DE ESTADO (SE COMPLEMENTARN) SIEMPRE QUE LA SEAL EN SU CLK PASE
DE ALTO A BAJO.
LA FIGURA MUESTRA LA FORMA EN QUE LOS FF CAMBIAN DE ESTADO
CUANDO SE APLICA UN TREN DE PULSOS.
DEBE OBSERVARSE LOS SIGUIENTES PUNTOS:
1. EL FF X0 SE COMPLEMENTAR EN LA TPN DE CADA PULSO DE ENTRADA DE
RELOJ. AS, LA FORMA DE ONDA DE SALIDA DE X0 TIENE UNA FRECUENCIA
QUE ES EXACTAMENTE LA MITAD DE LA FRECUENCIA DE RELOJ
2. EL FF X1 SE COMPLEMENTARA CADA VEZ QUE LA SALIDA DEL FF X0 PASE DE
ALTO A BAJO. POR LO TANTO LA SALIDA DE X1 TIENE UNA FRECUENCIA QUE
ES LA MITAD DE LA FRECUENCIA DE SALIDA X0 (UN CUARTO DE LA FREC. DE
RELOJ).
3. EL FF X2 SE COMPLEMENTAR CADA VEZ QUE LA SALIDA DE X1 CAMBIA DE
ALTO A BAJO. ASI LA FORMA DE ONDA DE SALIDA DE X2 TIENE LA MITAD DE
FRECUECNIA QUE LA DE X1 (UN OCTAVO DE LA FREC. DE RELOJ

QUINTEROS
DIVICION Y CONTEO DE
FRECUENCIA
EL USO DE N FLIP-FLOPS
PRODUCIRA UNA 1 1 1
X0 X1 X2
FRECUENCIA DE SALIDA EN J
SET
Q J
SET
Q J
SET
Q
EL LTIMO FLIP-FLOP
IGUAL A 1/2N DE LA PULSOS DE
RELOJ
K CLR Q K CLR Q K CLR Q
FRECUENCIA DE ENTRADA.
ENTONCES EN EL ARREGLO RELOJ
DE FF DE LA FIGURA, EL
ULTIMO FF (FF X2) TIENE X0
UNA FRECUENCIA DE
SALIDA DE 1/23 = 1/8 DE LA X1
FRECUENCIA DE RELOJ.
X2

QUINTEROS
CONTADOR
EL CIRCUITO 1
J
X0
SET
Q
1
J
X1
SET
Q
1
J
X2
SET
Q
ANTERIOR, PULSOS DE
RELOJ
ADEMAS DE SER RELOJ
UN DIVISOR DE X0
FRECUENCIA ES X1
TAMBIEN UN X2
CONTADOR, X0 0 1 0 1 0 1 0 1 0
OBSERVE LA X1
X2
0
0
0
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
FORMAS ONDA: 0 1 2 3 4 5 6 7 0

QUINTEROS
NUMERO MOD
EL CONTADOR ANTERIORMENTE
CITADOPSA POR 23=8 DIFERENTES ESTADOS,
Y CUENTA HASTA 23-1=7,(000-111) POR
LOTANTO ES UN CONTADOR MOD-8
SI SE LE AGREGARA UN FF MS, EN LA
MISMA DISPOSICION DE LOS ANTEIORES,
PODRA CONTAR HASTA 24-1=15 (0000-1111) Y
SERIA UN CONTADOR MOD 16.
EN GENERAL UN CONTADOR MOD-2N SERA
CAPAS DE COBTAR HASTA 2N-1 ANTES DE
REGRESAR A SU ESTADO CERO
QUINTEROS
CONTADORES MENORES A 2N
UN CONTADOR PUEDE SER
MODIFICADO PARA QUE
PUEDA PRODUCIR
NUMEROS MENORES A 2N, 1 X0 1 X1 1 X2
PERMITIENDO QUE EL J
SET
Q J
SET
Q J
SET
Q
CONTADOR OMITA
ESTADOS QUE PULSOS DE RELOJ
NORMALMENTE SON PARTE

DE LA SECUENCIA DE B
CONTEO. CBA
C
CUAMDO LA NAND PASE A BAJO BORRAR
TODOS LOS FF
COMPRUEBE QUE EL 000

001
010
ESTO OCURRE CUANDO CBA=110 = 6
CIRCUITO ES UN 011
100
CUENTA DESDE 000 HASTA 101
CONTADOR MOD-6 101

110
SOLO DURA UNOS NANOSEGUNDOS
111 NUNCA OCURRE
EJERCICIO: DISEE UN
CONTADOR QUE CUENTE
DESDE 0000 HASTA 0101

QUINTEROS
CONTADORES EN CI
EXISTEN EN EL MERCADO
CONTADORES QUE VIENEN
ENCAPSULADOS EN UNA SOLA J
SET
Q
QA
PASTILLA, TALES COMO EL IN1
K Q
74LS293 CUYO ESQUEMA SE CLR
MUESTRA EN LA FIGURA J
SET
Q
QB
PUEDE FUNCIONAR COMO IN2
K CLR Q
CONTADOR MOD-8 MOD-16
SI SE CONECTA EL FF J
SET
Q
INDEPENDIENTE A LOS TRES QC

K Q
FF RESTANTES CLR
TAMBIEN POSEE UNA J

SET
Q QD
COMPUERTA NAND PARA EL K CLR Q
CASO EN QUE SE DESEE
DISEAR UN CONTADOR DE RO1 J=K=1
NUMERO MOD MENOR A 2N RO2

QUINTEROS
OTROS CONTADORES EN CI
EXISTE EN EL MERCADO CONTADORES CON
LAS SIGUIENTES OPCIONES:
1. CAPACIDAD DE CONTAR EN FORMA
ASCENDENTE O DESENDENTE
2. CAPACIDAD DE REINICIALIZACION POR
MEDIO DE UN CLEAR
3. CAPACIDAD DE FIJAR UN VALOR INICIAL
PARA EL CONTEO POR MEDIO DE UN LOAD.
TAL ES EL CASO DEL CI 74LS193
QUINTEROS
EJEMPLO
DISEAR UN CONTADOR
MOD-60 CON EL CI 74LS293 74LS293
QA QB QC QD
SOLUCION: SE CONECTA EN
CASCADA UN CONTADOR
MOD-10 CON UN
CONTADOR MOD-6 VER
FIGURA
MOD 60 CONTAR DESDE 0
HASTA 59
ESTE ES EL PRINCIPIO
BSICO PARA GENERAR 74LS293
LOS SEGUNDOS Y LOS QA QB QC QD
MINUTOS EN UN RELOJ
DIGITAL

QUINTEROS
EL RELOJ DIGITAL
CON LO APRENDIDO PODEMOS SEGUNDOS MINUTOS
YA CONSTRUIR UN SENCILLO
RELOJ DIGITAL. 74LS93 74LS93
EL CIRCUITO QUE GENERA QA QB QC QD QA QB QC QD
LOS SEGUNDOS SE CONECTA

EN CASCADA CON OTRO
CIRCUITO IDENTICO PARA
GENERAR LOS MINUTOS
74LS93 74LS93
LOS DOS CIRCUITOS QA QB QC QD QA QB QC QD
ANTERIORES SE CONECTAN
EN CASCADA CON UN
CONTADOR MOD 24, QUE
SERIA PARA GENERAR LAS
HORAS
SE DEJA COMO EJERCICIO AL
ESTUDIANTE DISEAR EL HORAS
CONTADOR MOD-24 (DISEAR UN CONTADOR MOD 24)

QUINTEROS
CAPITULO 7
DECODIFICADORES Y VISUALIZADORES
CODIFICADORES
INTRODUCCIN
LOS DECODIFICADORES SON UTILIZADOS
EN MUCHOS CIRCUITOS DIGITALES,
PUDIENDO SER UTILIZADOS PARA
SELECCIONAR DIRECCIONES DE MEMORIAS,
PARA DECODIFICAR INSTRUCCIONES EN
UNA COMPUTADORA, PARA LA CONVERSIN
DE UN CDIGO EN OTRO, SIMPLEMENTE
PARA PROVEER UNA INTERFASE ENTRE UN
NUMERO DECIMAL Y UN VISUALIZADOR A
SIETE SEGMENTOS. EN ESTE CAPITULO SE
ESTUDIARN LOS MS REPRESENTATIVOS Y
TILES.
QUINTEROS
QUE ES UN DECODIFICADOR?
ES UN CIRCUITO DE MLTIPLES ENTRADAS
Y MLTIPLES SALIDAS, QUE CONVIERTE
ENTRADAS CODIFICADAS EN SALIDAS
CODIFICADAS EN OTRO CDIGO.
CADA PALABRA DE CDIGO ENTRANTE
PRODUCE UNA PALABRA DE CDIGO
SALIENTE DIFERENTE.
UN DECODIFICADOR DE N LNEAS DE
ENTRADA Y M LNEAS DE SALIDA. SE LE
DENOMINA DECODIFICADOR DE N A M
QUINTEROS
DECODIFICADOR BINARIO DE 2 A
4
EN LA FIGURA SE MUESTRA EL
DECODIFICADOR QUE CONSTA
DE 2 LNEAS DE ENTRADA (A, A
Y0
B) Y CUATRO LNEAS DE
SALIDA (Y0, Y1, Y2, Y3), B
ADEMS DE UNA ENTRADA DE Y1
HABILITACIN EN
Y2
OBSERVE LA TABLA DE
VERDAD, NO IMPORTA CUAL Y3
SEA EL ESTADO DE LAS
ENTRADAS, SI EN = 0 TODAS ENTRADAS SALIDAS
LAS SALIDAS SERN = 0 E Y Y Y Y
N B A 3 2 1 0
SI EN = 1, LAS SALIDAS 0 X X 0 0 0 0
OBEDECEN A CADA PALABRA
DE ENTRADA. 1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

QUINTEROS
EL DECODIFICADOR 74LS139
ES UN ENCAPSULADO QUE
POSEE DOS
DECODIFICADORES EN1
INDEPENDIENTES DE 2 A 4 A1 Y01
B1
Y11
NTESE QUE LAS SALIDAS Y21
Y LAS SALIDAS DE Y31
HABILITACOPN SON
ACTIVAS A BAJO. LA 74LS139
MAYORIA DE LOS
DECODIFICADORES EN2 Y02
Y12
COMERCIALES SE DISEAN A2
Y22
AS DEBIDO A QUE LAS B2 Y32
COMPUERTAS INVERSORAS
SON MS VELOCES QUE
LAS NO INVERSORAS.
QUINTEROS
DECODIFICADOR 74LS138
ES UN DECODIFICADOR DE 3 A
8, SUS SALIDAS SON ACTIVAS
EN BAJO, CUENTA DADEMS EN1
CON TRES ENTRADAS DE
HABILITACION, DOS DE ELLAS EN2
Y0
SON DE ACTIVACION EN BAJO. EN3
Y1
UNA SOLA SALIDA SE ACTIVA
(SE HACE BAJA) SI EL Y2
DECODIFICADOR ESTA Y3
HABILITADO Y LA SALIDA SE 74LS138
SELECCIONA APLICANDO EL Y4
CODIGO CORRESPONDIENTE A A Y5
SU NUMERO EN LOS PINES DE
B
ENTRADA Y6
C
Y7

QUINTEROS
EL DECODIFICADOR 74LS154
ES ANAGO AL 74LS138.
ES UN DECODIFICADOR DE 4 A 16
SUS 4 ENTRADAS SON ACTIVAS EN
BALTO Y SUS 16 SALIDAS SON ACTIVAS
EN BAJO
CUENTA ADEMS CPON 2 LINEAS DE
HABILITACIN ACTIVAS EN BAJO

QUINTEROS
CONEXIN DE DECODIFICADORES
BINARIOS EN CASCADA
EN1
ES POSIBLE CONECTAR +5V
EN2
Y0
VARIOS DECODIFICADORES EN3
Y1
BINARIOS EN CASCADA Y2
PARA DECODIFICAR 74LS138 Y3
PALABRAS DE TAMAO A
Y4
Y5
MS GRANDE E1 B
E2 C
Y6
EN LA FIGURA SE MUESTRA E3 Y7
E4
COMO SE CONECTARIAN E5 EN1
DOS DECODIFICADORES DE EN2

Y0
3 A 8 PARA IMPLEMENTAR EN3

Y1
UNO DE 4 A 16 Y2
Y3
74LS138
Y4
A Y5
B
Y6
C
Y7

QUINTEROS
DECODIFICADORES BCD A
DECIMAL
LOS DECODIFICADORES DE
BCD A DECIMAL, DE LOS
CUALES EL 74LS42 ES UN
Y0
BUEN EJEMPLO, ACEPTAN A
Y1
SU ENTRADA CDIGOS
BCD, DE CUATRO BITS POR Y2
SUPUESTO, Y ACTIVA EN Y3
BAJO UNA LINEA DE Y4
74LS42A
SALIDA D
Y5
CORRESPONDIENTE. SIE EL C
Y6
CODIGO A SU ENTRADA NO B
Y7
REPRESENTA A UN A
Y8
NMERO BCD VLIDO, Y9
TODAS LAS SALIDAS
PERMANECEN EN ALTO
QUINTEROS
DECODIFICADORES BCD A
DECIMAL. TABLA DE VERDAD
COMO SE EXPLICO ANTERIORMENTE, SI EL DECODIFICADOR BCD A
DECIMAL V EN SUS ENTRADAS UN CODIGO NO VALIDO ( SEA
MAYOR QUE NUEVE) TODAS LAS SALIDAS PERMANECERN EN ALTO.
CASO CONTRARIO UNA SOLA SALIDA CAMBIAR A BAJO,
DEPENDIENDO DEL CODIGO VISTO EN LA ENTRADA.
VER TABLA DE VERDAD
Y Y Y Y Y Y Y Y Y Y
D C B A 0 1 0 3 4 5 6 7 8 9
0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 0 1 1 1 1 0 1
1 0 0 1 1 1 1 1 0 1 1 1 1 0
1 0 1 0 1 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1 1 1 1 1
CODIGOS N 1 1 0 0 1 1 1 1 1 1 1 1 1 1 SALIDAS
VLIDOS 1 1 0 1 1 1 1 1 1 1 1 1 1 1 SIEMPRE ALTAS
1 1 1 0 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1

QUINTEROS
DECODIFICADOR BCD A SIETE
SEGMENTOS. El 74LS47
UN DECODIFICADOR DE ESTOS POSEE
CUATRO LINEAS DE ENTRADA; D, C, B,
A, Y SIETE LINEAS DE SALIDA a,
b, c, d, e, f, g. EL DECODIFICADOR
ACEPTA EN SUS LINEAS DE ENTRADA
UN CODIGO BCD Y LO CONVIERTE A UN a
CODIGO DE SIETE BITS TAL QUE AL
a
EXCITAR A UN DISPLAY HACE QUE SE
ILUMINEN LOS SEGMENTOS f b
b
CORRESPONDIENTES AL DIGITO BCD D
DE ENTRADA
c
POR EJEMPLO, SI RECIBE EL NUMERO C 7447
g
d
0011, EL DECODIFICADOR ACTIVAR B
SUS SALIDAS a, b, g, c Y d LAS CUALES, e c
e
CONECTADAS A SUS RESPECTIVOS A
SEGMENTOS EN EL DISPLAY, DARN
f
COMO RESULTADO LA FORMACIN DEL d
g
NMERO 3 EN EL VISUALIZADOR.
EL 7447 ES UN DECODIFICADOR DCBA = 0011
ENCAPSULADO BCD A SIETE
SEGMENTOS

QUINTEROS
CODIFICADORES
LOS CODIFICADORES SON DISPOSITIVOS LGICOS
COMBINACIONALE QUE ASIGNAN UN CODIGO DE
SALIDA NICO (UN NUMERO BINARIO) A CADA UNO
DE LOS DATOS APLICADOS A SU ENTRADA. EN
OTRAS PALABRAS, LLEVAN A CABO LA FUNCION
INVERSA DE LOS DECODIFICADORES
EN TERMINOS MUY GENERALES, SON
CONSIDERADOS CODIFICADORES CASI TODOS
AQUELLOS DISPOSITIVOS COMBINADOS PARA LOS
CUALES EL NMERO DE ENTRADAS ES MAYOR QUE
EL NUMERO DE SALIDAS

QUINTEROS
EL CODIFICADOR DECIMAL A
BCD
ESTE TOPO DE CODIFICADOR
POSEE DIEZ ENTRADAS, UNA POR
CADA DIGITO DECIMAL, Y 4 ENTRADAS SALIDAS
SALIDAS CORRESPONDIENTES AL
CODIGO BCD 1
FUNCINAMIENTO DEL 74148 EN
TERMINOS GENERALES EL 2
FUNCIONAMIENTO ES EL
SIGUIENTE; SI SE HACE ALTO EN 3
LA ENTRADA NUMERO TRES, POR 4

D
EJEMPLO, LA SALIDA ES EL C
5
CODIGO BCD 0011. 74148
B
UNA APLICACIN COMUN PARA 6
ESTOS CIRCUITOS ES CUANDO SE 7
A
QUIERE TOMAR LOS VALORES DE
UN TECLADO DECIMAL Y 8
TRANSFORMARLOS A BCD, POR 9
EJEMPLO SI SE PRESIONA LA
TECLA NUMERO 4 A LA SALIDA SE 0
OBTIENE EL CODIGO BCD
CORRESPONDIENTE 0100.
QUINTEROS
CAPITULO 8
MULTIPLEXORES Y DEMULTIPLEXORES
CONCEPTO DE MULTIPLEXACION
LA MULTIPLEXACION
CONSISTE EN LA
CANALIZACION DE VARIAS
LINEAS DE ENTRADA ENTRADAS
HACIA UNA SOLA LINEA DE

SALIDA
EN LA FIGURA,
DEPENDIENDO DE LA SALIDA
POSICIN DEL
INTERRUPTOR ROTAORIO
LA INFORMACION DE UNO
DE LOS CANALES DE
ENTRADA ES TRANSFERIDA
A LA LINEA DE SALIDA

QUINTEROS
MULTIPLEXORES DIGITALES
SON CONOCIDOS TAMBIEN
COMO SELECTORES DE DATOS
EN LA FIGURA SE MUESTRA 0
UN SELECTOR DE 8 A 1, TIENE 1
OCHO ENTRADAS DE 0 A 7, Y 2
UNA SOLA SALIDA, LAS TRES 3 SALIDA
ENTRADAS SELECTORAS SON 4
SUFICIENTES PARA GENERAR 5
UN TOTAL DE 2N=8 6
COMBINACIONES QUE
CORRESPONDEN A CADA UNA 7
DE LAS ENTRADAS DEL 8
MULTIPLEXOR
POR EJEMPLO SI LAS CBA
ENTRADAS SELECTORAS CBA
= 011 (3). SE TRANFERIR A LA
SALIDA EL DATO PRESENTE EN
LA ENTRADA #3

QUINTEROS
EL MULTIPLEXOR 74LS151
TALVEZ EL MS SENCILLO DE LOS
MULTIPLEXORES DISPONIBLES EN
EL MERCADO SEA EL 74LS151. 0
ESTE ES UN MULTIPLEXOR DE 8 A 1 1
PRESENTADO EN UN 2
ENCAPSIULADO DIP DE 16 PINES
ADEMS DE SUS 8 ENTRADAS 3 W=Y
ESTE CI TIENE DOS SALIDAS Y y W 4 74LS151
(W ES EL COMPLEMENTO DE Y) 5 Y
POSEE TAMBIEN UNA ENTRADA DE
HABILITACION ACTIVA A BAJO, 6
CUANDO ESTA SE HACE ALTA, SE 7
INHIBE EL MULTIPLEXOR 8
LLEVANDO LA SALIDA Y A UN
ESTADO BAJO Y LA W A UN
ESTADO ALTO ENABLE CBA

QUINTEROS
OTROS MULTIPLEXORES EN CI
EL 74LS150 ES UN MULTIPLEXOR DE 16
ENTRADAS, ADEMS POSEE UNA S
ENTRADA DE HABILITACION, CUATRO
ENTRADAS DE SELECCION Y UNA G
SALIDA COMPLEMENTADA
EL 74157 ES UN MULTIPLEXOR
CUADRUPLE DE 2 A 1 LINEAS. EN LA
FIGURA SE MUESTRA SU SIMBOLO A0
FUNCIONAL, ESTE MULTIPLEXOR
TRANSFIERE A SUS CUATRO LINEAS DE B0
SALIDA UNO DE LOS DOS DATOS DE 4
BITS, A B, CONECTADOS A SUS OCHO
A1
LINEAS DE ENTRADA, SEGN LO
ESPECIFIQUE SU LINEA DE CONTROL S;
SI S=1, EL DATO TRANSFERIDO ES EL A, B1
DE LO CONTRARIO SE TRANSFIERE EL
B. LA ENTRADA G, (PIN 15) DE A2
ACTIVACION EN BAJO, HABILITA EL
FUNCIONAMIENTO DEL DISPOSITIVO B2
A3
B3

QUINTEROS
LOS MULTIPLEXORES COMO
CIRCUITOS LGICOS UNIVERSALES
ADEMS DE DESEMPEARSE S0 S1 S2 Y
COMO SELECTORES DE DATOS LOS
MULOTIPLEXORES PUEDEN 0 0 0 0
LLEVAR A CABO FUNCIONES
PROPIAS DE CIRCUITOS LGICOS
CONVENCIONALES, ACTUANDO 0 0 1 0
COMO CIRCUITOS LGICOS

CONVENCIONALES. 0 1 0 1 A B C
ILUSTRAREMOS ESTE ECHO POR
VIA DE UN EJEMPLO. SUPONGA 0 1 1 0
QUE SE DESEA CONSTRUIR UN

CIRCUITO LGICO CUYA TABLA DE 1 0 0 1 A B C
VERDAD SE MUESTRA EN LA
FIGURA, PARA ELLO DISPONEMOS 1 0 1 0
DEL MULTIPLEXOR DE OCHO
ENTRADAS 74151. 1 1 0 1 A B C
EN LA PAGINA OPUESTA SE
MUESTRA LA SOLUCION: 1 1 1 0
Y = ABC + ABC + ABC

QUINTEROS
IMPLEMENTACION DE LA TABLA DE VERDAD
UTILIZANDO UN SELECTOR DE DATOS.
EL FUNCIONAMIENTO DEL SISTEMA SE 1
RESUME DE LA SIGUIENTE MANERA:
ASUMA QUE LAS VARIABLES S0, S1 Y S2 ESTN
EN BAJO, LO QUE CORRESPONDE A LA
PRIMERA COMBINACION DE ENTRADAS DE LA
TABLA DE VERDAD. DE ACUERDO CON LA
TABLA, ESTA COMBINACION DE ENTRADAS I0
DEBE CAUSAR UN NIVEL LGICO BAJO A LA
SALIDA. PUESTO QUE LA COMBINACION 000 I1
APLICADA A LAS LINEAS DE SELECCIN DEL SALIDA
MULTIPLEXOR TRANSFIERE EL DATO I2
PRESENTE EN I0 A LA SALIDA, LA ENTRADA I0 I3
DEBE CONECTARSE A NIVEL LGICO BAJO.
LA SIGUIENTE COMBINACION DE VARIABLES I4
DE ENTRADA ES 001 POR LO CUAL EL 74151
TRANSFIERE A SU SALIDA EL VALOR I5
CORRESPONDIENTE A LA LINEA DE ENTRADA I6
I1. COMO EN ESTE CASO TAMBIEN SE DESEA
UNA SALIDA DE 0, I1 DEBE AS MISMO I7
CONECTARSE A UN NIVEL LGICO BAJO.
AHORA LA COMBINACION DE ENTRADAS, 010
REQUIERE DE UN NIVEL ALTO COMO
RESPUESTA, POR LO CUAL, I2 DEBE AHORA
LLEVARSE A NIVEL ALTO. EL PROCESO SE S2 S1 S0
REPITE DE MANEA SIMILAR PARA LAS OTRAS.
ENTRADAS
CORRESPONDIENTES A: C B A

QUINTEROS
DEMULTIPLEXORES DIGITALES
LLEVAN A CABO LA FUNCION OPUESTA
A LOS MULTIPLEXORES, POR LO CUAL.
EN OCACIONES, SE LES CONOCE COMO
DISTRIBUIDORES DE DATOS, YA QUE SU
FUNCION PUEDE RESUMIRSE COMO LA ENTRADA
DE DATOS
DISTRIBUCION DE DATOS DE UNA SOLA
LINEA A VARIAS SALIDAS. EN LA
FIGURA SE MUESTRA UN
DEMULTIPLEXOR BSICO DE 1 A 4 LINEAS DE
LINEAS. LA LINEA DE ENTRADA DE SALIDA DE
DATOS SE CONECTA DIRECTAMENTE A LINEAS DE DATOS
TODAS LAS COMPUERTAS AND, SELECCION
MIENTRAS QUE LAS DOS LINEAS DE
SELECCIN ACTIVAN UNA DE LAS
COMPUERTAS A LA VEZ. POR
CONSIGUIENTE, LOS DATOS QUE
APARECEN EN LA LINEA DE ENTRADA
PASAN A TRAVS DE LA COMPUERTA
HABILITADA HASTA LA LINEA
RESPECTIVA DE SALIDA DEL
DISPOSITIVO DISTRIBUIDOR DE DATOS.

QUINTEROS
DEMULTIPLEXORES EN CI
EL 74138 ES UN DEMULTIPLEXOR DE 1 A 8, SE
COMPONE, ADEMS DE SUS 8 LINEAS DE
SALIDA, DE 3 LINEAS DE SELECCIN Y 3
LINEAS DE HABILITACION. TAMBIEN PUEDE
SER CONFIGURADO COMO UN
DECODIFICADOR DE 3 A 8.
EL 74154 ES UN DECODIFICADOR DE 4 A 16
LINEAS QUE CONFIGURADO
ADECUADAMENTE TAMBIEN PUEDE SER
UTILIZADO COMO UN DEMULTIPLEXOR DE 1
A 16 LINEAS

QUINTEROS
APLICACIN DE LOS MULTIPLEXORES Y
DEMULTIPLEXORES. TDM
LOS DEMULTIPLEXORES, POR LO GENERAL, COMPLEMENTAN O
REVERSAN EL PROCESO LLEVADO A CABO POR LOS DISPOSITIVOS
MULTIPLEXORES. UNA DE LAS APLICACIONES MS USUALES E
INTERESANTES DE ESTA CLASE DE DISPOSITIVOS, ES AQUELLA EN LA
CUAL EL PAR MULTIPLEXOR/DEMULTIPLEXOR SE UTILIZA PARA LA
MULTICANALIZACION DE DATOSEN EL TIEMPO. EL CONCEPTO DE
MULTICANALIZADION HACE REFERENCIA A LA TECNICA POR LA
CUAL UN MISMO CANAL ES UTILIZADO PARA LA TRANSMICION
SIMULTANEA DE DOS O MS SEALES O MENSAJES. UNA FORMA DE
UTILIZACION DE UN CANALCON ESTE PROPOSITO HACE USO DE LA
DENOMINADA MULTIPLEXACION POR DIVICION DE TIEMPO O TDM
(TIME DIVISION MULTIPLEXING)
CUANDO UN SISTEMA UTILIZA LA MULTIPLEXACION EN EL TIEMPO
EN EL EXTREMO DE ENVO DE INFORMACION, DEBE COMPLEMENTAR
EL PROCESO CON LA DEMULTIPLEXACIONDE LOS DATOS EN EL
EXTREMO DE RECEPCION DEL CANAL DE TRANSMISION.

QUINTEROS
PRINCIPIO DE FUNCIONAMIENTO
DE UN SISTEMA TDM
SE USA PARA TRANSMITIR
SIMULTNEAMENTE SEALES
DIFERENTES A TRAVS DE UN
MISMO CANAL.
DIVIDE EL TIEMPO DE
TRANSMISIN EN INTERVALOS
QUE SON ASIGNADOS A LOS
DISTINTOS CANALES DE
ENTRADA.
SE UTILIZA UN
DEMULTIPLEXOR PARA
RECUPERAR LA SEAL EN EL
RECEPTOR.

QUINTEROS
CAPITULO 9*
INTERFACE CON EL MUNDO ANALGICO
CIRCUITERIA BASICA DE LOS DAC
CONVERTIDORES D/A COMERCIALES
CONVERTIDORES A/D
PARMETROS MS IMPORTANTES DE LOS CONVERTIDORES
CONVERTIDORES A/D COMERCIALES
* SE REQUIERE QUE EL LECTOR TENGA CONOCIMIENTO BASICO DE AMPLIFICADORES OPERACIONALES

Interfase con el Mundo Analgico
EN EL MUNDO REAL, LOS FENMENOS SE SUCEDEN DE MANERA
ANALGICA. ES DECIR, LOS VALORES ASOCIADOS CON ESTOS
FENMENOS, POR EJEMPLO LA TEMPERATURA, O LA DISTANCIA, O
LA VELOCIDAD, VARAN DE UNA MANERA CONTINUA Y GRADUAL,
PUDIENDO ASUMIR UNO CUALQUIERA DE UN NUMERO INFINITO DE
VALORES. LAS VARIABLES ANLOGAS, ASOCIADAS A TALES
FENMENOS, SE OBTIENEN POR LO GENERAL MEDIANTE EL USO DE
TRANSDUCTORES, LOS CUALES SE ENCARGAN DE SENSAR AL
FENMENO O VARIABLE DE INTERS, PARA ENTREGAR A SU SALIDA
UN VOLTAJE O UNA CORRIENTE CUYA VARIACIN SEA ANLOGA A
LA DEL FENMENO NO SENSADO.
PARA SU PROCESAMIENTO DIGITAL, TALES VOLTAJES O CORRIENTES,
ANLOGOS, DEBEN SER CONVERTIDOS A CANTIDADES NUMRICAS
BINARIAS QUE PUEDAN SER ASIMILADAS POR LOS DISPOSITIVOS
DIGITALES A LOS CUALES SE DIRIGEN. EL PROCESO DE CONVERSIN
REQUIERE DE DOS PASOS A SABER: ES NECESARIO OBTENER LOS
VALORES DE LA VARIABLE A SER CONVERTIDA Y, POSTERIORMENTE,
LLEVAR ESTAS MUESTRAS DE CORRIENTE O DE VOLTAJE, A LA
ENTRADA DEL DISPOSITIVO QUE SE ENCARGAR DE CONVERTIR EL
DATO ANALGICO A UN DATO BINARIO.
QUINTEROS
Interfase con el Mundo Analgico
EN SISTEMAS CONTROLADOS POR COMPUTADORA, UNA VEZ
QUE LA INFORMACIN DE LOS SENSORES, O DE LOS
TRANSDUCTORES, HA SIDO INGRESADO A LA MAQUINA, ESTA
OPERA SOBRE LOS DATOS RECIBIDOS EMITIENDO LOS
COMANDOS NECESARIOS PARA QUE EL SISTEMA SE
COMPORTE DE ACUERDO CON LO DESEADO.
LOS COMANDOS EMITIDOS POR LA COMPUTADORA SON
IGUALMENTE DIGITALES; EN OCASIONES PUEDEN SER
SENCILLOS, ORDENANDO SIMPLEMENTE EL CIERRE O
APERTURA DE UN INTERRUPTOR. NO OBSTANTE, ALGUNOS DE
LOS COMANDOS DEBERN, POR EJEMPLO REGULAR EL FLUJO
DE COMBUSTIBLE EN UN AUTOMOTOR, LO QUE REQUIERE DE
UN VOLTAJE ANLOGO QUE CONTROLE QU TANTO DEBE
ABRIR O CERRAR UNA VLVULA EN PARTICULAR.

QUINTEROS
CIRCUITERIA BASICA DE LOS
DAC
UN CONVERSOR D/A FUNCIONA BSICAMENTE COMO UN
SUMADOR, CONVIRTIENDO UNA PALABRA DIGITAL, POR LO
GENERAL UN BYTE, A UN VOLTAJE ANLOGO EQUIVALENTE
SUMANDO TODOS LOS UNOS PERO ASIGNNDOLES UN PESO
DE ACUERDO A LA POSICIN DENTRO DE LA PALABRA. EN EL
SISTEMA BINARIO, EL BIT MS SIGNIFICATIVO ES EL DE
MAYOR PESO, O IMPORTANCIA. EL BIT QUE LE SIGUE, HACIA
LA DERECHA, POSEE LA MITAD DE ESTE PESO Y AS
SUCESIVAMENTE.
LOS CONVERTIDORES D/A SE CONSTRUYEN, POR LO
GENERAL, UTILIZANDO REDES DE RESISTENCIAS CUYOS
VALORES REFLEJAN LOS PESOS DE LOS DIFERENTES BITS, Y
SUMANDO LAS CORRIENTES RESULTANTES POR MEDIO DE UN
CIRCUITO SUMADOR CONSTRUIDO A BASE DE UN
AMPLIFICADOR OPERACIONAL. LA IDEA ES QUE LOS BITS DE
MS PESO CONTRIBUYAN MS CORRIENTE.

QUINTEROS
DAC
PUESTO QUE EL AMPLIFICADOR
OPERACIONAL OPERA REALIMENTADO
EL VOLTAJE EN EL PUNTO A ES CERO,
POR SER TIERRA VIRTUAL. POR TANTO
LA CORRIENTE QUE CIRCULA POR
CADA UNA DE LAS RESISTENCIAS ES
INVERSAMENTE PROPORCIONAL A SUS Rf
RESPECTIVOS VALORES. POR EJEMPLO
LA CORRIENTE QUE CIRCULA POR LA B7 A - SALIDA
ANALOGICA
RESISTENCIA R/2 ES EL DOBLE DE LA B6
R/128
CORRIENTE QUE CIRCULA POR LA R/64 +
RESISTENCIA R Y ASI, SUCESIVAMENTE. B5
POR ESTO, EL BIT DE MS PESO, B7, EN B4
R/32
ESTE CASO, APORTA MAYOR CANTIDAD R/16
DE CORRIENTE. B3
R/8
LAS CORREINTES QUE CIRCULAN POR B2
LAS 8 RESISTENCIAS TAMBIEN LO R/4
B1
HACEN POR LA RESISTENCIA DE R/2
REALIMENTACION, Rf, POR LO QUE LA B0
MAGNITUD DEL VOLTAGE A LA SALIDA R
ES IGUAL AL PRODUCTO DE LA
CORRIENTE TOTAL (LA SUMA DE
TODAS LAS CORRIENTES) POR EL
VALOR DE ESTA RESISTENCIA

QUINTEROS
DAC
A PESAR QUE EL PRINCIPIO DE FUNCIONAMIENTO DEL
DAC, ANTERIORMENTE EXPUESTO, ES SENCILLO, NO SE
UTILIZA EN LA PRACTICA, DEBIDO A QUE SE REQUIERE
DE VARIAS RESISTENCIAS DE VALORES DIFERENTES
CADA UNA, LAS CUALES DEBEN CUMPLIR CON
REQUISITOS ESTRICTOS DE PRECISIN PARA
GARANTIZAR LA EXACTITUD EN LA OPERACIN DEL
CONVERTIDOR. ESTO ELEVA LOS COSTOS Y DIFICULTA
EL PROCESO DE FABRICACION, POR LO CUAL, EN SU
LUGAR, SE UTILIZA UN CIRCUITO COMO EL QUE SE
ENSEA EN LA FIGURA SIGUIENTE, ESTE CIRCUITO
CONOCIDO COMO RED EN ESCALERA R-2R, UTILIZA
UNICAMENTE DOS VALORES DE RESISTENCIAS, POR LO
CUAL SU IMPLEMENTACION ES MUCHO MS SENCILLA.

QUINTEROS
DAC
EL DAC MOSTRADO EN
LA FIGURA TIENE LA A
Rf
- SALIDA
VENTAJA DE UTILIZAR B7 2R
R
ANALOGICA
+
SOLO DOS VALORES B6 2R
DE RESISTECIA R-2R, R
B5
POR LO CUAL ES 2R
R
MUCHO MS B4
R
PRACTICO B3
IMPLEMENTAR ESTE R
CIRCUITO QUE EL DAC B2 2R

R
EXPUESTO B1 2R
R
ANTERIORMENTE.
B0 2R

QUINTEROS
CONVERTIDORES D/A COMERCIALES.
(EL DAC0800)
ESTE DAC, FABRICADO POR
NATIONAL SEMICONDUCTOR,
ES UN CONVERSOR DE 8 BITS ENTRADAS
DE ALTA VELOCIDAD. LA DIGITALES
SALIDA ES UNA FUENTE DE 10K 10K
CORRIENTE, POR LO CUAL
V SALIDA HASTA 20Vpp

DEBE SER CONVERTIDA A I OUT
5 6 7 8 9 10 11 12
VOLTAJE, UTILIZANDO UNA 10V 5K 13
4
DAC0800
SIMPLE RESISTENCIA, O UN 14
3 16 13 1
2
CONVERTIDOR ACTIVO DE 5K I OUT
CORRIENTE A VOLTAJE CON V-

AMPLIFICADORES V+
OPERACIONALES. EN LA
FIGURA SE MUESTRA LA
MANERA TIPICA DE CONEXION
DE ESTE DISPOSITIVO.

QUINTEROS
CONVERTIDORES D/A.
(EL DAC0800)
OBSERVE QUE EL DAC0800
POSEE DOS SALIDAS DE ENTRADAS
CORRIENTES DIGITALES
10K
BALANCEADAS, LO QUE I OUT
RF
PERMITE GENERAR 10V 5K 13

14
5 6 7 8 9 10 11 12
DAC0800
4 -
VOUT
VOLTAGES DIFERENCIALES 5K
3 16 13 1
2
I OUT
+
LM741
A SU SALIDA. ES POSIBLE, V-
V+
SI SE DESEA, UTILIZAR
SOLO UNA DE LAS
FUENTES DE CORRIENTE
COMO SE MUESTRA EN LA
FIGURA ADJUNTA.

QUINTEROS
CONVERTIDORES A/D
LOS CONVERTIDORES A/D
COMPLEMENTAN LA FUNCION DE
LOS D/A. SU FUNCION ES DE
CONVERTIR CANTIDADES
ANALOGICAS A NUMEROS
BINARIOS. EXISTEN VARIAS
ALTERNATIVAS PARA LA E
CONSTRUCCION DE LOS N
CONVERTIDORES A/D T
PRACTICAMENTE TODOS ELLOS A
REQUIEREN DE UN ELEMENTO R
LM741 SALIDA
MUY SIMPLE PERO DEFINITIVO A B
QUE ES EL COMPARADOR CUYO D
SIMBOLO ESQUEMATICO Y CURVA
DE OPERACIN SE MUESTRA EN A
LA FIGURA. S
LA SALIDA DEL COMPARADOR
MOSTRADO, ES ECENCIALMENTE
DIGITAL. ESTO ES, ES ALTA SI LA
ENTRADA A ES MAYOR QUE B Y
BAJA EN CASO CONTRARIO

QUINTEROS
CONVERTIDORES A/D
EL COMPARADOR
AMPLIFICA LA
DIFERENCIA DE
VOLTAJES A SU
VO G A B
ENTRADA PARA
PRODUCIR LA SALIDA.
DONDE G, ES LA
GANANCIA DEL
AMPLIFICADOR Y A Y B
LOS VOLTAJES DE
ENTRADA.
QUINTEROS
CONVERSOR A/D DE RAMPA
SIMPLE
EN LA FIGURA SE MUESTRA
EL DISAGRAMA
ESQUEMATICO
SIMPLIFICADO DE UN
CONVERSOR A/D DE RAMPA VOLTAJE ANALOGICO A CONVERTIR COMPARADOR
SIMPLE. SE CONSTRUYE A CONTADO
PARTIR DE ELEMENTOS RELOJ R DE 8

BITS
D/A
TAN SENCILLOS COMO UN 7408
CLEAR
CONTADOR BINARIO DE 8 S1
BITS, UN CONVERTIDOR
D/A, UN COMPARADOR
ANALOGICO Y UNA
COMPUERTA AND.

QUINTEROS
CONVERSOR A/D DE RAMPA
SIMPLE
LA OPERACIN DEL COMPARADOR SE INICIA
CUANDO EL PULSADOR S1 SE PRESIONA
MOMENTANEAMENTE PARA INICIAR EL CONTADOR
A CERO. ESTO CAUSA QUE A LA SALIDA DEL DAC SE
TENGA UN VOLTAJE DE CERO Y QUE, POR TANTO, A
LA SALIDA DEL COMPARADOR SE TENGA UN NIVEL
LOGICO ALTO COMO RESULTADO LA COMPUERTA
AND SE HABILITA PARA PERMITIR EL PASO DE
RELOJ HACIA EL CONTADOR. EL NUMERO EN EL
QUE SE DETIENE LA MARCHA DEL CONTADOR ES EL
EQUIVALENTE DIGITAL DEL VOLTAJE DE ENTRADA.

QUINTEROS
CONVERTIDOR A/D DE
APROXIMACIONES SUCESIVAS
EN LA FIGURA SE MUESTRA
UN DIAGRAMA
SIMPLIFICADO DE UN ADC
DE CUATRO BITS QUE
UTILIZA EL METODO DE
APROXIMACIONES Vout
DAC
SUCESIVAS PARA D0
CONVERTIR EL DATO. COMPARADOR
D1
D2
SALIDA
BINARIA
PARALELA
D3
APARTE DE LOS -
MSB
D
LSB
ENTRADA +
ELEMENTOS DE CONTROL ANALOGICA
CLK
C
SAR SALIDA BINARIA SERIAL
ESTOS ADCs CONSTAN DE

UN REGISTRO DE
APROXIMACIONES
SUCESIVAS, UN DAC Y UN
COMPARADOR.
QUINTEROS
CONVERTIDOR A/D DE
APROXIMACIONES SUCESIVAS
AL INICIAR UN CICLO DE CONVERSION, EL CONTROL DEL
DISPOSITIVO COMIENZA POR APLICAR UN 1 LOGICO AL BIT MS
SIGNIFICATIVO DEL SAR. LA SALIDA DEL DAC SE COMPARA CON EL
VOLTAJE DE ENTRADA A SER CONVERTIDO. SI ESTA MAYOR QUE EL
VOLTAJE DE ENTRADA, EL UNO LOGICO SE ELIMINA Y EN SU LUGAR
SE PONE UN 0. POR EL CONTRARIO, SI LA COMPARACION INDICA QUE
LA SALIDA DEL DAC ES MENOR QUE EL VOLTAJE DE ENTRADA, EL 1
LOGICO EN LA POSICION MS SIGNIFICATIVA SE DEJA. CUMPLIDA
ESTA FASE, EL CONTROL PROCEDE A COLOCAR AHORA UN 1 EL
SIGUIENTE BIT MS SIGNIFICATIVO Y A REPETIR EL PROCEDIMIENTO
DESCRITO. UN CONVERTIDOR DE OCHO BITS, POR TANTO SOLO
REQUERIR DE 8 CICLOS COMO ESTOS PARA COMPLETAR LA
CONVERSIN
EL METODO DE APROXIMACIONES SUCESIVAS ES EL MS EMPLEADO
EN LA FABRICACION DE ADCS DEBIDO A QUE REQUIEREN DE UN
MENOR TIEMPO DE CONVERSION QUE LOS OTROS METODOS

QUINTEROS
PARAMETROS MS IMPORTANTES DE
LOS CONVERTIDORES
LOS PARAMETROS MS IMPORTANTES A LA
HORA DE SELECCIONAR UN DAC O UN ADC
SE MENCIONAN A CONTINUACION:
LA RESOLUCION
EL NUMERO DE BITS
TIEMPO MXIMO DE CONVERSION
CODIGO DE SALIDA
MODO DE SALIDA
TIEMPO DE ESTABILIZACION
QUINTEROS
LA RESOLUCION
ES EL CAMBIO MS PEQUEO EN EL
VOLTAJE ANLOGO DE ENTRADA QUE
SE REFLEJA EN UN CAMBIO DE 1 BIT
EN LA SALIDA DIGITAL.
SE CALCULA DIVIDIENDO EL RANGO
DE VOLTAJES DE ENTRADA POR EL
NUMERO DE CODIGOS BINARIOS QUE
PUEDE GENERAR EL CONVERTIDOR.
QUINTEROS
EL NUMERO DE BITS
ES EL NUMERO DE BITS A LA SALIDA
DEL CONVERTIDOR. EN MUCHAS
OCASIONES, LA RESOLUCION DEL
DISPOSITIVO SE EXPRESA
SIMPLEMENTE ESPECIFICANDO EL
NUMERO DE BITS A LA SALIDA.
A MAYOR NUMERO DE BITS MEJOR ES
LA RESOLUCION
QUINTEROS
EL RANGO DE VOLTAJES DE
ENTRADA
EL RANGO PERMISIBLE
DE VOLTAJES DE
ENTRADA QUE
PUEDEN SER
RANGO
CONVERTIDOS. RESOLUCION # BITS
EJEMPLO: CALCULAR 2
LA RESOLUCION DE
5V 0V
UN CONVERTIDOR A/D
DE 8 BITS CUYO
RESOLUCION 8
RANGO DE VOLTAJES
2
PERSIBLES DE RESOLUCION 19.53mV
ENTRADA ESTA ENTRE
0 Y 5V

QUINTEROS
PARAMETROS IMPORTANTES EN
LOS CONVERTIDORES
TIEMPO DE CONVERSION.- ES EL TIEMPO QUE
TARDA UN CONVERTIDOR EN COMPLETAR LA
CONVERSION DE UN DATO.
CODIGO DE SALIDA.- ALGUNOS CONVERTIDORES
A/D ENTREGAN CODIGOS BINARIOS MIENTRAS QUE
OTROS ENTREGAN DATOS EN BCD
MODO DE SALIDA.-ES POSIBLE TENER SALIDAS DE
VOLTAJE O DE CORRIENTE EN LOS
CONVERTIDORES D/A
TIEMPO DE ESTABILIZACION.- ES EL TIEMPO
NECESARIO PARA QUE EL VOLTAJE ANALOGO A LA
SALIDA DE UN DAC SE ESTABILICE A SU VALOR
FINAL.
QUINTEROS
CONVERTIDORES A/D
COMERCIALES. EL ADC0804
EL ADC0804 FABRICADO
POR INTERSIL, ES UN A/D
DE 8 BITS, CON UN
TIEMPO DE CONVERSION B
U CS
+V
+5V
DE 100uS RECIBE S
RD
CLK R
10K 150pF
D
SEALES EN E
L
WR
CLK IN
CONFIGURACION
MICROPROCESADOR
INTR
M
ADC0804
DIFERENCIAL QUE I
C
R
DB7
DB6
ESTAN ENTRE 0 Y 5 O
P
DB5
DB4
DB3
Vin(+)
VOLTIOS. R
O
DB2
DB1 Vin(-)
C DB0
EN LA FIGURA SE E
S Vref/2 Vref/2
MUESTRA UN DIAGRAMA A
D
O
ESQUEMTICO DE UNA R
DGND
CONEXIN TIPICA

QUINTEROS
CONVERTIDORES A/D
COMERCIALES. EL ADC0808
EL ADC0808 ES UN CONVERTIDOR DE 8 BITS
CON UN MULTIPLEXOR ANALOGO
INCORPORADO DE 8 CANALES, SU TIEMPO
DE CONVERSION ES DE 100us Y RECIBE
SEALES EN CONFIGURACION DIFERENCIAL
QUE ESTAN EN UN RANGO DE 0 A 5 VOLTIOS.
EL MULTIPLEXOR NOS PERMITE CONVERTIR
HASTA 8 SEALES ANALGICAS EN 800us.

QUINTEROS
GRACIAS!
ESPERO QUE HAYAN DISFRUTADO ESTE
CURSO TANTO COMO YO, AH NOS
VEMOS EN EL CURSO DE ELECTRONICA
ANALOGICA.

Electronica Digital

Hochgeladen von

Dokumentinformationen

Originalbeschreibung:

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Electronica Digital

Hochgeladen von

Copyright:

Verfügbare Formate

ELECTRONICA DIGITAL

RAUL BARRETO QUINTEROS

ELECTRONICA DIGITAL :::: RAUL BARRETO 3

ELECTRONICA DIGITAL :::: RAUL BARRETO 4

ELECTRONICA DIGITAL :::: RAUL BARRETO 5

ELECTRONICA DIGITAL :::: RAUL BARRETO 6

ELECTRONICA DIGITAL :::: RAUL BARRETO 9

ELECTRONICA DIGITAL :::: RAUL BARRETO 10

ELECTRONICA DIGITAL :::: RAUL BARRETO 11

ELECTRONICA DIGITAL :::: RAUL BARRETO 12

ELECTRONICA DIGITAL :::: RAUL BARRETO 13

ELECTRONICA DIGITAL :::: RAUL BARRETO 15

ELECTRONICA DIGITAL :::: RAUL BARRETO 16

ELECTRONICA DIGITAL :::: RAUL BARRETO 18

ELECTRONICA DIGITAL :::: RAUL BARRETO 20

FUNCIONA COMO NOT FUNCIONA COMO NOT

FUNCIONA COMO AND FUNCIONA COMO OR

FUNCIONA COMO OR FUNCIONA COMO AND

ELECTRONICA DIGITAL :::: RAUL BARRETO 27

ELECTRONICA DIGITAL :::: RAUL BARRETO 30

ELECTRONICA DIGITAL :::: RAUL BARRETO 31

ELECTRONICA DIGITAL :::: RAUL BARRETO 32

LA SALIDA ES ACTIVA EN LA SALIDA ES ACTIVA EN

SIMBOLO ESTANDAR DE LA SIMBOLO ESTANDAR DE LA

LA SALIDA ES ACTIVA EN LA SALIDA ES ACTIVA EN

SIMBOLO ALTERNATIVO DE SIMBOLO ALTERNATIVO DE

ELECTRONICA DIGITAL :::: RAUL BARRETO 33

ELECTRONICA DIGITAL :::: RAUL BARRETO 34

ELECTRONICA DIGITAL :::: RAUL BARRETO 38

ELECTRONICA DIGITAL :::: RAUL BARRETO 39

ELECTRONICA DIGITAL :::: RAUL BARRETO 40

ELECTRONICA DIGITAL :::: RAUL BARRETO 41

EN TODAS LAS DEMAS

ELECTRONICA DIGITAL :::: RAUL BARRETO 45

REPRESENTAMOS CON UNA 0 1 1 1 0 1 0 1

ELECTRONICA DIGITAL :::: RAUL BARRETO 46

COLOCAMOS CERO EN 1 1 INVALIDO

ELECTRONICA DIGITAL :::: RAUL BARRETO 50

TPN: TRANSICION CON

TPP: TRANSICION CON

ELECTRONICA DIGITAL :::: RAUL BARRETO 51

ELECTRONICA DIGITAL :::: RAUL BARRETO 52

COMO EL FF S-R, PERO CON J Q

UNA VENTAJA, SE ELIMINA K CLR Q

ELECTRONICA DIGITAL :::: RAUL BARRETO 53

ELECTRONICA DIGITAL :::: RAUL BARRETO 54

QUE ENTRA ES LO QUE EN CLR Q

SALE, PERO ESTA VEZ

ELECTRONICA DIGITAL :::: RAUL BARRETO 55

ELECTRONICA DIGITAL :::: RAUL BARRETO 56

EL 74107 CONTIENE DOS FF J-K CON CLK Y CLEAR ACTIVOS A

ELECTRONICA DIGITAL :::: RAUL BARRETO 58

ELECTRONICA DIGITAL :::: RAUL BARRETO 61

ELECTRONICA DIGITAL :::: RAUL BARRETO 62

ELECTRONICA DIGITAL :::: RAUL BARRETO 63

FFX2 EN FFX1 Y EL FFX1 EN FFX0. K Q K Q K Q K Q

INCIDENCIA DE LA TPN DEL PULSO

ELECTRONICA DIGITAL :::: RAUL BARRETO 64

ABAJO. CLR Q CLR Q CLR Q

MS RPIDA QUE LA CLR Q CLR Q CLR Q

ELECTRONICA DIGITAL :::: RAUL BARRETO 66

YAPGARAN N SECUENNCIA. CLK