COMPUERTAS DIGITALES DE

COLECTOR ABIERTO Y CONEXIONES

“Y CABLEADO”
CLASE PREVIA PARA
LABORATORIO Nº 8
PUERTAS TTL CON OTRO TIPO DE SALIDAS.-
Además de la configuración de salida Totem-Pole, también se fabrican
otros tipos de salidas que añaden nuevas funciones.
Estas configuraciones son:
 Salida en colector abierto (OC – Open collector outpus)
 Salida con control tri-estado (tri-State outpus control)

Puertas TTL con salidas en colector abierto:

Las puertas con salida Totem-Pole nos permiten la realización de un

cableado lógico, es decir, unir dos o más salidas para obtener una nueva
función. Si dos salidas en Totem-Pole se unen entre sí y en algún momento
tienen nivel lógico distinto se produce una circulación de corriente
excesiva, como la representada en la Figura 1, que es capaz de destruir las
puertas.
Estructura de la puerta NAND, representativa de la familia TTL estándar
Figura 1. Imposibilidad de realizar cableado lógico con salidas Totem-Pole
Eliminando en la salida Totem-Pole la etapa Pull-up (constituida por Q3 y D3) y conectado el
colector de Q4 al terminal de salida, se construye la denominada salida en colector abierto
mostrada en la figura 3

Figura 3. Puerta TTL estándar con salida en colector abierto

CONEXIONES “Y CABLEADO”
Como se muestra en el circuito de la figura 4, se puede realizar un
cableado lógico mediante puertas con salida en colector abierto. En dicho
circuito se aprecia que la salida F toma el nivel lógico bajo si cualquiera de
las salidas (FA, FB, etc.) que forman el cableado lógico tiene nivel bajo.
En la tabla 1 se representa el valor de F en función de los posibles niveles
lógicos que tomen FA y FB, que como se puede observarse, se corresponde
con la tabla de verdad de la función AND. Por consiguiente se puede
concluir que la nueva función que se obtiene al realizar un cableado lógico
es función AND de todas las salidas conectadas en colector abierto.
 Tabla 1. Tabla de verdad de
la función F obtenida al
realizar el cableado lógico de
las salidas FA y FB, en
colector abierto.
Figura 4. Cableado lógico realizando con puertas con
salida en colector abierto de la familia TTL
Para obtener, en la salida de una puerta en colector abierto, el potencial
correspondiente al nivel alto y proporcionar un camino de las capacidades de las
puertas conectadas a la salida F del montaje que se representa en la figura 5, es
necesario conectar una resistencia entre dicha salida y un potencial positivo de
alimentación, denominada resistencia pull-up.

La expresión se muestra el calculo de la resistencia Rpull-up :

Donde N1 es el número de salidas pertenecientes al cableado lógico y N2 es el número de cargos conectadas

expresados en unidades de carga (u.c) como se muestra en la figura 5
Figura 5. Resistencia Rpull-up en el cableado lógico.
Otras ventajas que aportan las salidas en colector abierto son las siguientes:
- Permitir tensiones de salida, a nivel alto, superiores a la de alimentación de 5 V
mediante la conexión de la resistencia Rpull-up a un potencial superior V´cc,
siempre que éste no exceda a la tensión de ruptura del transistor de salida en
colector abierto. Esta posibilidad, como se verá posteriormente, se usa para
conectar entre sí familias lógicas distintas.
- Menor consumo y disminución del tiempo de propagación total al disponer la
puerta de menor número de transistores y también de menor número de niveles
del circuito lógico.
COMPUERTAS DIGITALES CMOS E
INTERCONEXIONES TTL-CMOS /
CMOS-TTL
CLASE PREVIA PARA
LABORATORIO Nº 9
 LA FAMILIA DE CMOS
La familia CMOS, esta elaborada o constituida por transistores unipolares MOS de canal N y
Canal P, se caracteriza, principalmente, frente a la familia TTL, por tener un consumo más
bajo, y como contrapartida es mas lenta.

En la familia lógica MOS Complementaria, CMOS (Complementary Metal-Oxide

Semiconductor), el término complementario se refiere a la utilización de dos tipos de
transistores en el circuito de salida, en una configuración similar a la tótem-pole de la familia
TTL. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto
campo MOS) de canal n (NMOS) y de canal p (PMOS ) en el mismo circuito, para obtener
varias ventajas sobre las familias P-MOS y N-MOS.

Una característica muy importante de la familia CMOS es la que se refiere al margen de

tensiones de alimentación, que abarca desde los 3 a los 15 V, lo que permite la conexión
directa de los componentes de dicha familia con los de la TTL, cuando se alimenta con 5 V a
los circuitos integrados CMOS.
La serie 4000 de circuitos integrados CMOS es muy popular y consta, entre otros, de los
siguientes modelos.

 4001 4 puertas NOR de 2 entradas.

 4002 2 puertas NOR de 4 entradas.
 4011 4 puertas NAND de 2 entradas.
 4012 2 puertas NAND de 4 entradas.
 4023 3 puertas NAND de 3 entradas.
 4025 3 puertas NOR de 3 entradas.
 4028 Decodificador BCD/decimal
 4049 6 buffer inversores.
 4068 Una puerta NAND de 8 entradas.
 4069 6 inversores.
 4070 4 puertas EOR de 2 entradas.
 4071 4 puertas OR de 2 entradas.
 4072 2 puertas OR de 4 entradas.
 4081 4 puertas AND de 2 entradas.
La gran ventaja de los CMOS es que utilizan solamente una fracción de la potencia que se
necesita para la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a
aplicaciones que utilizan la potencia de una batería o con soporte en una batería.

El inconveniente de la familia CMOS es que es más lenta que la familia TTL, aunque la
nueva serie CMOS de alta velocidad “HCMOS” (SERIES HC y HCT), puede competir con
las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un
consumo menor, con las series 74 y 74LS.

CARACTERISTICAS:
Los transistores CMOS tienen características que los diferencian notablemente de los
bipolares:
INMUNIDAD AL RUIDO.- Los circuitos CMOS poseen una elevada inmunidad al ruido,
normalmente sobre el 30 y el 45 % del nivel lógico entre el estado 1 y el 0. Este margen
alto sólo es comparable con el de la familia HTL.
CARACTERÍSTICAS DE TRANSFERENCIA:
La función de transferencia de un CMOS se
aproxima a la de una compuerta ideal.

CONSUMO Y DISIPACIÓN DE POTENCIA: Uno de los motivos por el que en los

diseños se elige la familia CMOS, frente a otras soluciones, es por su bajo consumo, siendo
este requisito imprescindible, por ejemplo, en equipos portátiles.
En la tecnología de circuitos integrados digitales CMOS el consumo dinámico de potencia,
que se produce en las transiciones entre niveles lógicos (conmutación), puede ser incluso más
elevado que los consumos estáticos.
Puesto que una puerta CMOS sólo consume 0,01mW en condiciones estáticas (cuando no
cambia el nivel). Si opera con frecuencias elevadas comprendidas entre 5 y 10 MHz, el
consumo es de 10mw.

VELOCIDAD DE CONMUTACIÓN: Su desventaja mas notable es la de presentar

retardos elevados en la conmutación (superiores a 100 ns).
Los retardos de propagación en la familia CMOS dependen de la alimentación Vdd aplicada
a la puerta y de la capacidad de carga conectada a la salida Co.
FLEXIBILIDAD LÓGICA: La flexibilidad lógica es una medida de la versatilidad,
capacidad o posibilidad de implementación de sistemas digitales con una determinada
tecnología. La flexibilidad que tienen son:
• Posibilidad de realizar cableado lógico, mediante puertas con drenador abierto.
• Capacidad de excitación mediante buffers.
• Variedad en las salidas mediante puertas con dos salidas, una directa u otra inversa.
• Compatibilidad con otras tecnologías mediante conexión directa, con adaptadores muy
simples o con circuitos diseñados para ese fin.

ENTRADAS CMOS.
Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a la
electricidad estática y al ruido, los cuales pueden fácilmente activar los canales MOSFET P
y N en el estado conductor, produciendo una mayor disipación de potencia y posible
sobrecalentamiento. Tienen que estar conectadas a un nivel fijo de voltaje alto o bajo (0 V o
VDD) o bien a otra entrada. Esta regla se aplica aún a las entradas de otras compuertas
lógicas que no se utilizan en el mismo encapsulado.
SUSCEPTIBILIDAD A LA CARGA ESTÁTICAS: Las familias lógicas MOS son
especialmente susceptibles a daños por carga electrostática. Una pequeña carga
electrostática que circule por estas altas impedancias puede dar origen a voltajes
peligrosos. Los CMOS están protegidos contra daño por carga estática mediante la
inclusión en sus entradas de diodos zéner de protección. Diseñados para conducir y
limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para
provocar daño. Si bien los zéner por lo general cumplen con su finalidad, algunas veces
no comienzan a conducir con la rapidez necesaria para evitar que el CI sufra daños. Por
consiguiente, sigue siendo buena idea observar las precauciones de manejo presentadas
antes para todos los CI.
COMPARACIÓN ENTRE FAMILIAS LÓGICAS:
DIFERENCIAS ENTRE LAS FAMILIAS CMOS Y TTL:
Las diferencias más importantes entre ambas familias son:
a) En la fabricación de los circuitos integrados se usan transistores bipolares par el TTL y
transistores MOSFET para la tecnología CMOS
b) Los CMOS requieren de mucho menos espacio (área en el CI) debido a lo compacto de
los transistores MOSFET. Además debido a su alta densidad de integración, los CMOS
están superando a los CI bipolares en el área de integración a gran escala, en LSI -
memorias grandes, CI de calculadora, microprocesadores-, así como VLSI.
c) Los circuitos integrados CMOS es de menor consumo de potencia que los TTL.
d) Los CMOS son más lentos en cuanto a velocidad de operación que los TTL.
e) Los CMOS tienen una mayor inmunidad al ruido que los TTL.
f) Los CMOS presenta un mayor intervalo de voltaje y un factor de carga más elevado que
los TTL.
En resumen podemos decir que:
TTL: diseñada para una alta velocidad.
CMOS: diseñada para un bajo consumo.
 INTERFAZ CMOS A TTL

Los perfiles de tensión de salida de una compuerta CMOS alimentada a 5V son compatibles
con los perfiles de entrada de cualquier subfamilia TTL, por lo que se puede realizar dicha
conexión directamente, siempre que la puerta excitadora CMOS sea capaz de suministra la
corriente que demande el circuito excitado.

INTERFAZ TTL A CMOS (VDD= 5V): En laboratorio, en

condiciones favorables sin la presencia de ruidos, la salida de
una puerta TTL (VOH= 3.6 V) puede excitar a una entrada
CMOS alimentada a 5 V (ViHmin = 3.5 V), pero en
ambientes industriales o ruidosos el nivel de tensión de la
salida TTL disminuye, presentando una incompatibilidad al
cumplirse que VOHmin < ViHmin
La interfaz necesaria consiste en conectar una resistencia
elevadora de nivel pull-up entre la salida TTL y la
alimentación Vcc.
OTRO TIPO DE INTERFAZ:
La interfaz necesaria consiste en utilizar puertas en colector o drenador abierto (según sea la
puerta excitadora TTL o CMOS respectivamente) y polarizar el transistor de esta puerta
mediante una resistencia pull- up conectada entre su salida, en colector o drenador abierto, y
la alimentación Vcc de la puerta excitada, como se muestra en la figura:

Interfaz cuando la alimentación de la puerta excitadora es menor que la de la

excitada y la puerta excitadora no soporta la alimentación de la puerta excitada.
INTERFAZ CON CIRCUITO INTEGRADO:
No obstante, es importante tener presente que existe en el mercado circuitos integrados
adaptadores de nivel que sirven de interfaz cuando la alimentación de la puerta excitadora es
menor o mayor que la puerta excitada.

El interfaz necesario para el laboratorio deberá disminuir el nivel de salida de la puerta

excitadora para que sea reconocido como nivel alto por la entrada de la puerta excitada.

 Interfaces Especificas 4049 y 4050

Al igual que en el caso anterior, también existen en el mercado circuitos integrados

adaptadores de nivel que sirven de interfaz cuando la alimentación de la puerta excitadora es
mayor que la de la excitada, sustituyendo a interfaces con puertas en drenador abierto,
diodos y resistencias pull-up.

Los circuitos integrados 4049 y 4050, que se muestran en la figura, permiten adaptar los
niveles de tensión, reduciendo el de salida respecto al de entrada al ser Vinput > Vdd.
Circuitos integrados adaptadores de nivel alto a bajo 4049 y 4050
Tabla resumen de interfaces mediante adaptadores de niveles entre familias lógicas.