Microcontroladores

Vanessa VARGAS
Docente - Investigadora
Departamento de Eléctrica y Electrónica
vcvargas@espe.edu.ec
 AGENDA

Introducción

Diferencias con Microprocesadores

Características de
Microcontroladores
Familia PIC de Microcontroladores
2
 INTRODUCCIÓN CONTEXTO

SISTEMAS COMPUTACIONALES

BAJO
GRAN
CONSUMO
FIABILIDAD
Redundancia DE ENERGÍA Tecnologías
emergentes

ALTO PRECIO
DESEMPEÑO BAJO

?
Componentes
Paralelismo estándar

3
 INTRODUCCIÓN CONTEXTO

SISTEMAS COMPUTACIONALES

DESEMPEÑO
PROCESADORES
MULTI/MANY-CORE
Gran capacidad
de tratamiento
SISTEMAS Redundancia intrínsica
EMBEBIDOS
Paralelismo

FIABILIDAD EFICIENCIA ENERGÉTICA Gran escala de integración

Basado en el
1er Top500

many-core
Sunway Sistemas High Un sólo

CRÍTICAS
TAREAS
SW26010 Performance
260 cores core es
Computing (HPC) Sistemas embebidos
y críticos utilizado

4/3/19 COTS: Commercial Off-The-Shelf 4

 INTRODUCCIÓN CONTEXTO

SISTEMAS COMPUTACIONALES

COSTO
MÍNIMO

USO DE
MICROCONTROLA-
DORES EN SISTEMAS
EMBEBIDOS

EFICIENCIA
ENERGÉTICA

5
 AGENDA
Introducción

Revisión de Teoría básica de Microprocesadores

• Evolución de los Procesadores
• Evaluación del Desempeño

Diferencias con Microprocesadores

Características de Microcontroladores

Familia PIC de Microcontroladores

6
 PROBLEMATICA DISEÑO DE UN COMPUTADOR

NIVELES DE DESCRIPCIÓN

4/3/19 7
 PROBLEMATICA PROCESADOR

ARQUITECTURA BÁSICA

MEMORIA
contiene el
programa
Memoria (instrucciones
) y datos.

UNIDAD DE ALU Una unidad ALU para

CONTROL aritmética realizar
lógica operaciones.

a cargo de la
Una unidad secuenciación
ENTRADA SALIDA de control de
operaciones.

Una unidad
de entrada /
salida.
Modelo de Von Newman (1945)

4/3/19 8
 EVOLUCIÓN DE LOS
PROBLEMATICA PROCESADORES
MEMORY

CONTROL
ALU
UNIT INTER-CORE COMMUNICATIONS

CORE 0 CORE 1 CORE 3

IN OUT
Von Neuman Model (1945) L1 I L1 D L1 I L1 D L1 I L1 D
L2 CACHE L2 CACHE L2 CACHE

CORE
I/ L3 SHARED CACHE MEMORY
O
L1 CACHE BUS INTERFACE
I/ HUB I/O

L2 CACHE
O I/O
MEMORY CONTROLLER
CONTROLLER

MEMORY CONTROLLER
EXTERNAL MEMORY HUB I/O

MEMORY Freescale multi-core processor

in 2013
Mono-core processor in 2002
 EVOLUCIÓN DE LOS
PROBLEMATICA PROCESADORES

PROCESADOR MANY-CORE
EXTERNAL MEMORY COMPUTE CLUSTER
INTER-CORE COMMUNICATIONS

CORE 0 CORE 15 CORE 16

LOCAL
MEMORY CONTROLLER MEM
L1 cache L1 cache L1 cache

Paridad
CLUSTER CLUSTER I/ BUS INTERFACE DMA

O
I/ ECC,C
O
CLUSTER Entrelazamiento
CLUSTER L SHARED MEMORY D-NOC C-NOC

C U
L S
U T
S E
HUB I/O
T R
E
CLUSTER CLUSTER
R

LOCAL
MEMORY CONTROLLER MEM

10
ECC Error Correcting Code KALRAY MPPA-256 many-core procesor 2016
 PROBLEMATICA EVALUACIÓN DEL DESEMPEÑO

FLOPS

De forma clásica los sistemas computacionales se evalúan por :

FLOPS - FLoating point Operations Per Second
Número de operaciones punto flotante por segundo

Desempeño máx= (nb op /ciclo) * frecuencia

4/3/19 11
 PROBLEMATICA EVALUACIÓN DEL DESEMPEÑO

FLOPS

El desempeño máximo depende de:

Tamaño de registros y la precisión deseada:

• SD(Simple precisión)
• DP ( Doble precisión)

Frecuencia del procesador

Arquitectura del sistema

EJEMPLO: Desempeño máximo del procesador Intel SandyBridge-EP, 8

cores, a 2.6GHz , en cálculo flotante, 2 unidades FPU por core capaces de
ejecutar 2 operaciones de 64 bits
Doble
Precisión 8 * 2 * 2 * 2.6 = 83.2 Gflops
Simple
4/3/19 Precisión 8 * 8 * 2.6 = 166.4 Gflops 12
 PROBLEMATICA EVALUACIÓN DEL DESEMPEÑO

MEMORIA VS. PROCESADOR

Caso ideal : • Memoria la más grande y más rápida posible

El desempeño de los • la latencia y la banda pasante de la memoria.

computadores está limitado por

Latencia • tiempo de un sólo acceso (tiempo de establecimiento de la conexión).

Tiempo de acceso a memoria • Es mucho mayor al tiempo de un ciclo del procesador.

Bande pasante • número de accesos por unidad de tiempo.

4/3/19
13
 PROBLEMATICA EVALUACIÓN DEL DESEMPEÑO

MEMORIA VS. PROCESADOR

60%/año

Gap ↗
de 50%/año

10%/año

4/3/19
14
 PROBLEMATICA

EVOLUCIÓN DE LAS ARQUITECTURAS

Top 500 Benchmark Desempeño Desempeño Número de Linpack

sostenido máximo procesadores Gflops Gflops
o de cores
Junio 1993 59.7 131 1 024
Junio 2008 1 026 000 1 375 780 122 400
Noviembre 2017 93 014 600 125 435900 10 649 600

1997 : año de Teraflops

2008 : año de Petaflops
Tests Linpack sur la machine IBM Roadrunner du DoE de Los Alamos
Folding@Home, BOINC : proyectos de cálculo bénévolo

2019 : año de los Exaflops ???

4/3/19 15
 PROBLEMATICA PROGRAMACIÓN

SECUENCIAL VS PARALELA

PROCESADORES MONO-CORE PROCESADORES

Start MULTICORE/
Task 1 MANY-CORE
Task 2

Start

Task n
Task 1 Task 2 Task n
End

End
4/3/19 16 16
 PREGUNTAS

4/3/19 17