0 Bewertungen0% fanden dieses Dokument nützlich (0 Abstimmungen)
85 Ansichten13 Seiten
Este documento describe la arquitectura y organización interna de las computadoras. Explica la evolución de los microprocesadores, su representación digital de datos y su arquitectura básica. También describe la organización interna del procesador Intel, los tipos de ciclos de bus, y el trabajo y estado del microprocesador durante su funcionamiento.
Este documento describe la arquitectura y organización interna de las computadoras. Explica la evolución de los microprocesadores, su representación digital de datos y su arquitectura básica. También describe la organización interna del procesador Intel, los tipos de ciclos de bus, y el trabajo y estado del microprocesador durante su funcionamiento.
Este documento describe la arquitectura y organización interna de las computadoras. Explica la evolución de los microprocesadores, su representación digital de datos y su arquitectura básica. También describe la organización interna del procesador Intel, los tipos de ciclos de bus, y el trabajo y estado del microprocesador durante su funcionamiento.
del computador Arquitectura del Microprocesador evolución y funcionamiento
MSc. Mg. Ing. Sally Torres
Contenido Organización interna de la computadora
Evolución del microprocesador
Representación digital de los
datos
Arquitectura básica del
microprocesador
Microprocesdores dela familia
Intel
Arquitectura y Org. de la PC SKTA
Organización interna de la computadora
Arquitectura y Org. de la PC SKTA
Organización interna de la computadora
Arquitectura y Org. de la PC SKTA
Arquitectura y Org. de la PC SKTA Representación digital de los datos • 2.4.2 Sistema de numeración.- • Binario a decimal.- • Decimal a binario • Cualquier base a binario • Punto Flotante.- • Formula: Y=(-1)S*2(E-127)*1M • Donde: S- bit de signo; E- Exponente M- Mantiza
Arquitectura y Org. de la PC SKTA
Representación digital de los datos • 2.4.2 Sistema de numeración.- • Magnitud verdadera.- • Sistema de complemento a dos.- • Complemento de R.- Para todo N>0 en base r con parte entera de M dígitos se define el complemento r de N como rn - N para N = 0 y 0 para N=0.
Arquitectura y Org. de la PC SKTA
Arquitectura basica del microprocesador Unidad de interfase de bus R1 R2 R3 R4 A1 R5 R6 L2 R7
Unidad de instrucciones D1 D2 D3 D4 O D5 D6 O
Unidad de ejecución E1 E2 E3 E4 O E5 E6
Unidad de GD1 GD2
dirreccionamiento
Arquitectura y Org. de la PC SKTA
Diagrama estructural del Procesador Intel El procesador esta conformado por: CPU - Unidad Central de Procesamiento MMU - Unidad de Control de la Memoria BU - Interface del bus la CPU esta formada por:
EU - Unidad de Ejecución(unidad aritmético lógico)
IU - Unidad de Instrucciones
Arquitectura y Org. de la PC SKTA
Arquitectura y Org. de la PC SKTA Descripción de las salidas del microprocesador • Cada terminal de salida es capaz de disipar (0 lógico) 4.0mA (conexiones de direcciones y datos) o 5.0mA (otras conexiones). Esto representa un incremento en el manejo de corriente en comparación a los 2.0 mA disponibles en las terminales de salida de miembros anteriores de la familia. • A31-A2Salidas D31-D0 Entrada/Salidas • BE3-BE0 Salidas M/IO Salida • W/R Salida RESET Entrada • READY Entrada LOCK Salida • D/C Salida NA – Entrada • HOLD – Entrada HLDA - Salida • INTR – Entrada NMI – Entrada • VCC - Alimentación + 5V. Entrada VSS - Tierra Entrada Arquitectura y Org. de la PC SKTA Descripción básica del Trabajo del Microprocesdor En los microprocesadores se puede elejir uno de los regimenes de trabajo del bus de direcciones: • Regimen de cascada (Cambeir) • Regimen Normal (No Cambeir)
Arquitectura y Org. de la PC SKTA
Ciclo del bus del estado del microprocesador M/IO D/C W/R Tipo De Ciclo De Bus 0 0 0 Ciclo de confirmación de la interrupción. 0 0 1 ---- ---- 0 1 0 Ciclo de lectura desde el puerto de E/S. 0 1 1 Ciclo de escritura hacia el puerto de E/S. 1 0 0 Ciclo de elección de instrucciones de la Memoria. 1 0 1 Alto, si la dirección es igual a 2 error binario si a la dirección es igual a Ø 1 1 0 Ciclo de lectura de datos desde la memoria. 1 1 1 Ciclo de escritura de datos en la memoria.