03/10/2019 FATIMA AINAB

Analyse et synthèse des circuits logiques

Circuits combinatoires:

Additionneur

Soustracteur

comparateur
Analyse et synthèse des circuits logiques:

Analyse des circuits logiques:

 Identifier les entrées et les sorties.

 Identifier les signaux intermédiaires.

 Écrire les équations booléennes des signaux intermédiaires et des sorties.

 Dresser et remplir la table de vérité.

 Exemple:

X Y Cin=Z T1 T2 T3 S Cout
0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0
0 1 0 1 0 0 1 0
0 1 1 1 0 1 0 1
1 0 0 1 0 0 1 1
1 0 1 1 0 1 0 1
1 1 0 0 1 0 0 0
1 1 1 0 1 0 1 1

S=𝑋ത 𝑌Z+
ത 𝑋𝑌ത 𝑍+X
ҧ 𝑌ത 𝑍+XYZ
ҧ ത
C=𝑋YZ+X 𝑌ത 𝑍+X
ҧ 𝑌Z+XYZ
ത
Synthèse d'un circuit logique:
A partir d'une fonction logique ,on peut trouver le logigramme correspondant à cette fonction.
1. Identifier les entrées et les sorties
2. Composer la table de vérité
3. Écrire les équations booléennes des sorties
4.Simplifier la fonction logique avec 2 méthodes:
La méthode algébrique (algèbre de Boole)
La méthode des tableaux de Karnaugh
5.En déduire le logigramme correspondant.
6.optimise le nombre de boîtiers.
Exemple:
Une lampe doit s’allumer quand la clé est dans le
contact et que la ceinture de sécurité n’est pas
attachée.
1. Identifier les entrées et les sorties
Entrées: clé, ceinture. Sortie: Lampe. clé ceinture Lampe
2. Composer la table de vérité 0 0 0
0 1 0
1 0 1
1 1 0

3. Écrire les équations booléennes des sorties

Lampe=clé . 𝐶ⅈⅇ𝑛turⅇ
5. &
 Circuit combinatoire
Un circuit combinatoire de m sorties peut être décrit par m fonctions booléennes, chaque fonction pour une
sortie. Chaque fonction de sortie est exprimée en termes de n entrées:
𝑠𝑖 = 𝐹 𝐸1 , 𝐸2 , … , 𝐸𝑛 avec i=1,……..,m

E1 S1

E2 Circuit S2
combinatoire
.. ..

En Sm

Pour n entrées, il y a 2^𝑛 combinaisons possibles de valeurs d’entrées.

 Additionneur
L’additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux nombres A et
B de n bits.

𝐴 = 𝑎𝑛 … 𝑎3 𝑎2 𝑎1
𝑎𝑛 …𝑎3𝑎2𝑎1
𝐵 = 𝑏𝑛 … 𝑏3 𝑏2 𝑏1 + 𝑏n ⋯𝑏3𝑏2𝑏1
𝑟𝑠𝑛…𝑠3𝑠2𝑠1

𝑏n ⋯ 𝑏3 𝑏2 𝑏1 𝑎𝑛 … 𝑎3 𝑎2 𝑎1

Additionneur

𝑟𝑠𝑛 … 𝑠3 𝑠2 𝑠1
2. Demi Additionneur
Le demi additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux
nombres A et B chacun sur un bit.
A la sotie on va avoir la somme S et la retenu R .
Cas de 1bit A
+ B

Table de vérité
R S
A B S R

A 0 0 0 0
S
Demi 0 1 1 0
B Additionneur R
1 0 1 0

1 1 0 1
Pour réaliser ce circuit, on doit trouver sa fonction logique à partir
de sa table de vérité
 Demi Additionneur
Table de vérité

A B S R ҧ + 𝐴𝐵ത
S = 𝐴𝐵 S= 𝐴 ⊕ 𝐵
0 0 0 0
𝑅 = 𝐴𝐵
0 1 1 0

1 0 1 0

1 1 0 1
Demi Additionneur
 Additionneur complet b a

Cas de 4 bits: Demi

𝐴 = 𝑎4 𝑎3 𝑎2 𝑎1 Additionneur
𝑟𝟒 𝑟3 𝑟𝟐 𝑟1 𝐵 = 𝑏4 𝑏3 𝑏2 𝑏1

𝑎4 𝑎3 𝑎2 𝑎1
r s
+ 𝑏4 𝑏3 𝑏2 𝑏1 b a r
𝑟2 𝑠4 𝑠3 𝑠2 𝑠1
Additionneur
Lorsque on fait addition en biniaire, on additionne bit par bit en
commençant par le poids faible et à chaque fois on propage la
Complet
retenue sortante au bit de rang supérieur.

r s
Additionneur complet 1 bit:
ai Si
• L’additionneur complet un bit possède 3 entrées : Additionneur
bi
– ai : le premier nombre sur un bit. complet
Ri
– bi : le deuxième nombre sur un bit. ri-1
– ri-1 : le retenue entrante sur un bit.
• Il possède deux sorties :
– Si : la somme
– Ri la retenue sortante 𝑨𝐢 𝑩𝒊 𝑹𝐢−𝟏 𝑺𝐢 𝑹𝐢
0 0 0 0 0
0 0 1 1 0
ഥ𝒊𝑩
𝑺𝒊 = 𝑨 ഥ 𝒊 𝑹𝒊−𝟏 + 𝑨
ഥ 𝒊 ⋅ 𝑩𝒊 . 𝑹𝒊−𝟏+𝑨𝒊 ⋅ 𝑩
ഥ𝒊 ⋅ 𝑹
ഥ 𝒊−𝟏 + 𝑨𝒊 𝑩𝒊 𝑹𝒊−𝟏 0 1 0 1 0
0 1 1 0 1
ഥ 𝒊 𝑩𝒊 𝑹𝒊−𝟏 + 𝑨𝒊 𝑩
ഥ 𝒊 𝑹𝒊−𝟏 +𝑨𝒊 ⋅ 𝑩𝒊 ⋅ 𝑹
ഥ 𝒊−𝟏 + 𝑨𝒊 𝑩𝒊 𝑹𝒊−𝟏 1 0 0 1 0
𝑹𝒊 = 𝑨
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
 Si on veut simplifier les équations on obtient:
R i  A i .Bi  R i 1.(Bi  A i )
S i  Ai .Bi .Ri 1  Ai .Bi .R i 1  Ai .B i .R i 1  Ai .Bi .Ri 1 Si  A i  Bi  R i 1
S i  Ai .( Bi .Ri 1  Bi .R i 1 )  Ai .( B i .R i 1  Bi .Ri 1 )
S i  Ai ( Bi  Ri 1 )  Ai .( Bi  Ri 1 )
S i  Ai  Bi  Ri 1

Ri  Ai Bi Ri 1  Ai B i Ri 1  Ai Bi R i 1  Ai Bi Ri 1
Ri  Ri 1.( Ai .Bi  Ai .B i )  Ai Bi ( R i 1  i Ri 1 )
Ri  Ri 1.( Ai  Bi )  Ai Bi
 Additionneur
Cas de 4 bits:
𝐴 = 𝑎4 𝑎3 𝑎2 𝑎1 𝐵 = 𝑏4 𝑏3 𝑏2 𝑏1

𝒃𝟒 𝒂𝟒 𝒃𝟑 𝒂𝟑 𝒃𝟐 𝒂𝟐 𝒃𝟏 𝒂𝟏 𝑟𝟎 =0v

Additionneur Additionneur Additionneur Additionneur

Complet complet Complet complet

𝑟𝟒 𝒔𝟒 𝒔𝟑 𝒔𝟐 𝒔𝟏
 Additionneur
Cas de n bits:

𝐴 = 𝑎𝑛 … 𝑎3 𝑎2 𝑎1 𝐵 = 𝑏𝑛 … 𝑏3 𝑏2 𝑏1

𝒃𝒏 𝒂𝒏 𝒃𝟐 𝒂𝟐
𝒃𝟏 𝒂𝟏 𝑟𝟎 =0V

----

𝒓𝒏 𝒔𝒏 𝒔𝟐 𝒔𝟏
 Demi Soustracteur: A B S R

• Le demi soustracteur est un circuit combinatoire qui permet 0 0 0 0

de réaliser la soustracteur arithmétique de deux nombres 0 1 1 1
A et B chacun sur un bit.
1 0 1 0

1 1 0 0
Soustracteur complet:
𝑨𝐢 𝑩𝒊 𝑹𝐢−𝟏 𝑺𝐢 𝑹𝐢
0 0 0 0 0
0 0 1 1 1
ai 0 1 0 1 1
Si
Soustracteur 0 1 1 0 1
bi
complet 1 0 0 1 0
Ri
ri-1 1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
 Soustracteur:
Cas de n bits: 𝑨 = 𝒂𝒏 … 𝒂𝟑 𝒂𝟐 𝒂𝟏 𝑩 = 𝒃𝒏 … 𝒃𝟑 𝒃𝟐 𝒃𝟏
Pour effectuer la soustraction, il est possible d’exploiter les propriétés des nombres signés basés sur le complément à deux. Ainsi,
l’opération 𝐴−𝐵 devient:

𝒃𝟏 𝑟𝟎
𝒃𝒏 𝒃𝟐
𝒂𝟐 𝒂𝟏 =1
𝒂𝒏

----

𝒓𝒏 𝒔𝒏 𝒔𝟐 𝒔𝟏
 Comparateur
• C’est un circuit combinatoire qui permet de comparer
fi
entre deux nombres binaire A et B. A Comparateur
• Il possède 2 entrées : fe
B 1 bit
– A : sur un bit fs
– B : sur un bit
• Il possède 3 sorties
– fe : égalité ( A=B)
– fi : inférieur ( A < B)
– fs : supérieur (A > B)
A B fs fe fi

Comparateur sur un bit:

0 0 0 1 0 fs  A.B
0 1 0 0 1 fi  AB
1 0 1 0 0
fe  AB  AB  A  B  fs  fi
1 1 0 1 0
Schéma d’un comparateur sur un bit:
A fs

fs  A.B
fe
fi  AB
fe  fs  fi B fi

Comparateur 2 bits:

• Il permet de faire la comparaison entre deux nombres A

(a2a1) et B(b2b1) chacun sur deux bits.
A1
fi
A2
Comparateur fe
B1 2 bits
B2 fs
 A2 A1 B2 B1 fs fe fi
1. A=B si 0 0 0 0 0 1 0
A2=B2 et A1=B1
0 0 0 1 0 0 1
0 0 1 0 0 0 1
fe  ( A2  B 2).( A1  B1) 0 0 1 1 0 0 1
0 1 0 0 1 0 0
2. A>B si 0 1 0 1 0 1 0
0 1 1 0 0 0 1
A2 > B2 ou (A2=B2 et A1>B1) 0 1 1 1 0 0 1
1 0 0 0 1 0 0
fs  A2.B 2  ( A2  B 2).( A1.B1) 1 0 0 1 1 0 0
1 0 1 0 0 1 0
3. A<B si 1 0 1 1 0 0 1
A2 < B2 ou (A2=B2 et A1<B1) 1 1 0 0 1 0 0
1 1 0 1 1 0 0
fi  A2.B 2  ( A2  B 2).( A1.B1) 1 1 1 0 1 0 0
1 1 1 1 0 1 0
Cas des nombres de n bits:
On peut utiliser n comparateur de 1bit pour réaliser
un comparateur de n bits : L’idée consiste à utiliser chacun
des comparateurs pour comparer les deux bits de chaque
rang.
Ensuite, il faut combiner entre les sorties des n comparateur
pour réaliser les trois sorties du comparateur final.
Pour se faire, on applique les règles suivants:
-𝐴𝑛−1 > 𝐵𝑛−1 → A >B
-𝐴𝑛−1 < 𝐵𝑛−1 → A <B
-Si 𝐴𝑛−1 = 𝐵𝑛−1,on ne peut rien dire; il faut répéter
le même test pour le rang du poids inferieur suivant.
𝒇𝒔 = 𝒇𝒔𝟑 +𝒇𝒆𝟑 . 𝒇𝒔𝟐 +𝒇𝒆𝟑 . 𝒇𝒆𝟐 . 𝒇𝒔𝟏 +𝒇𝒆𝟑 . 𝒇𝒆𝟐 . 𝒇𝒆𝟏. 𝒇𝒔𝟎
-Si les bits de chaque rangs sont égaux, on à l’égalité : A=B
Exemple le cas de n=4 𝒇𝐢 = 𝒇𝒊𝟑 +𝒇𝒆𝟑 . 𝒇𝒊𝟐 +𝒇𝒆𝟑 . 𝒇𝒆𝟐 . 𝒇𝒊𝟏 +𝒇𝒆𝟑 . 𝒇𝒆𝟐 . 𝒇𝒆𝟏. 𝒇𝒊𝟎

𝒇𝐞 = 𝒇𝒆𝟑 . 𝒇𝒆𝟐 . 𝒇𝒆𝟏. 𝒇𝒆𝟎

 Le logigramme du comparateur à 4bits:

𝐵𝟎 𝑨𝟎 𝐵𝟏 𝑨𝟏 𝐵𝟐 𝑨𝟐 𝐵𝟑 𝑨𝟑

Comparateur Comparateur Comparateur Comparateur

1bit 1bit 1bit 1bit
𝒇𝒊𝟎 𝒇𝒆𝟎 𝒇𝒔𝟎 𝒇𝒊𝟏 𝒇𝒆𝟏 𝒇𝒔𝟏 𝒇𝒊𝟐 𝒇𝒆𝟐 𝒇𝒔𝟐 𝒇𝒊𝟑 𝒇𝒆𝟑 𝒇𝒔𝟑

𝒇𝒊 𝒇𝒆 𝒇𝒔
 Comparateur cascadable:
𝐵𝟑 𝐵𝟐 𝐵𝟏 𝐵𝟎 𝐀𝟑 𝐀𝟐 𝐀𝟏 𝐀𝟎

𝒇𝒔 𝒇𝒔
Comparateur 𝒇𝒆 Entrées en 𝒇𝒆
cascades
4 bits 𝒇𝒊 𝒇𝒊
𝒇𝒊 𝒇𝒆 𝒇𝒔
𝒇𝒊 𝒇𝒆 𝒇𝒔

A< 𝐁 A= 𝐁 A>B

Pour ne pas répéter l’analyse précédente pour

n’importe nombre de bits, il faut disposer d’un
comparateur cascadable. Pour cela, on va modifier
le comparateur précédent en lui ajoutant des
entrées supplémentaires.
𝐵𝟑 𝐵𝟐 𝐵𝟏 𝐵𝟎 𝐀𝟑 𝐀𝟐 𝐀𝟏 𝐀𝟎 𝐵𝟑 𝐵𝟐 𝐵𝟏 𝐵𝟎 𝐀𝟑 𝐀𝟐 𝐀𝟏 𝐀𝟎

𝒇𝒔 𝒇𝒔
Comparateur 4 bits 𝒇𝒆 Comparateur 4 bits 𝒇𝒆
𝒇𝒊 𝒇𝒊
𝒇𝒊 𝒇𝒆 𝒇𝒔 𝒇𝒊 𝒇𝒆 𝒇𝒔

A< 𝐁 A= 𝐁 A>B