Sie sind auf Seite 1von 21

Chapitre 1 : Codesign

- Introduction &
contexte
Ben Fradj Hanene

04/10/20 1
Pan
 Contexte
 Les soc
 Définition
 Contraintes
 Evolutiondes SOC
 Problème de conception des SOCs
 Codesign
 Intérêt
 Tâche
 Flots de codesign

04/10/20 2
Contexte: Systèmes embarqués
systèmes enfouis ou system on chip (SOC):

 Tous système autonome constitué de parties organisées


pour assurer une fonction ou un ensemble de fonctions
spécifiques dans son environnement.
 Les SE sont des systèmes réactifs: c'est-à-dire des
systèmes qui sont en interaction constante avec leur
environnement et répondent au rythme de celui-ci.
 Généralement connecté à un environnement physique
tels que capteurs, acteurs…
 Système hybride (Numérique + analogique)
 Interface utilisateur dédiée (pas forcément de souris,
clavier , écran…)
04/10/20 3
Contraintes de conception des SOC
 Performance : puissance de calcul MIPS (Million
Instruction par seconde), temps d’exécution
 Fiabilité : probabilité pour que le système
fonctionne correctement si c’était satisfait à t =0
 Sûreté : aucun dommage (automobile, avionique…)
 Surface et encombrement : GSM…
 Consommation énergétique : lié à l’autonomie des
batteries (PDA, PC portable…)
 Coût et temps de développement : faible coût

04/10/20 4
Contraintes de conception des SOC
 ES doit répondre à des contraintes real-time
 Un système real-time doit réagir à un stimuli dans un
intervalle de temps dépendant de l’environnement.
 Un système temps réel qui produit une bonne réponse
mais trop tard est faux.
 contrainte de temps: dure (hard) ou souple (soft)
 «A real-time constraint is called hard, if not meeting
that constraint could result in a catastrophe»
 Les autres contraintes sont appelées soft.
 La réponse d’un système est au pire des cas.

04/10/20 5
Pourquoi on s’intéressent au SOCs?
« Les systèmes embarqués nous entourent et nous envahissent
littéralement, fidèles au poste et prêts à nous rendre service. Ils sont donc
partout, discrets, efficaces dédiés à ce à quoi ils sont destinés.
Omniprésents, ils le sont déjà et le seront de plus en plus. »

 98% des processeurs vendus en 1998 équipent des SE

En 2003 : 1 milliard de téléphones portables


contre 200 millions de PC 6
04/10/20
Evolution des SOCs?
1. Evolution technologique :

 La miniaturisation des transistors a permis d’augmenter considérablement


la capacité d’intégration dans les systèmes embarqués :
 7,2 109 transistors/cm2 est envisagée pour 2020 avec une technologie de
14nm
 Intégration X2 tous les 18 mois (Loi de Moore)

 Vaste choix possibles offrant divers compromis performances/coûts/


consommation/ surface

 Hardware : ASIC, FPGA, CPLD


 Software : - RISC, CISC, supersclaires, VLIW
- DSP 16, 20, 24, 32, 64 bits, Mono/MultiMac
- microcontrôleur
 IP : hard & soft

04/10/20 7
Evolution des SOCs?
2. Evolution applicative :

 Des applications plus complexes avec :


 un nombre important
 et varié de fonctionnalités : nature et contexte très différent (MPEG+
GSM + MP3)
 Modélisation sous forme d’une boucle infinie + des interruptions devient
insuffisante
 Multitâche + RTOS est nécessaire

 Exemple: la norme de communication mobile UMTS intègre:


 des standards actuels de communication (GSM, GPRS, EDGE…)
 + des capacités multimédia (Visiophonie, MMS Vidéo, Vidéo à la
demande, Télévision numérique TNT).

 Toutes ces fonctionnalités vont être intégrées dans nos téléphones portables
de tailles toujours réduites et alimentés par batterie.

04/10/20 8
Evolution technologique/Conception

Le processus
technologique
autorise un
accroissement de la
complexité de 59% L'efficacité des
par an  Loi de concepteurs
MOORE n'augmente "que
de" 25% par an

 Les outils de Codesign sont nécessaires pour permettre une exploration rapide de
plusieurs architectures (RISC, FPGA, ASIC, IP, DSP, Analogique …)

04/10/20 9
Problème de conception de SOC
 Les ressources de développement
(outils/méthodes/hommes) n’évoluent pas aussi
vite que la technologie
 Les coûts de développement + fabrication ont
une croissance exponentielle ( environ
500Keuros pour un circuit de 100mm2)
 nécessité de faire un circuit fonctionnel du
premier coup
 L’augmentation de complexité va à l’encontre de
la diminution du temps de développement

04/10/20 10
SOLUTIONS : Codesign

 Outils et méthodes basés sur


 Des développement conjoints à haut niveau (co-design)
 La réutilisation des blocs préconçus
 Optimisation des coûts des fonctions complexes
 Intégration traitement logiciel + Matériel
 Intégration traitement numérique + analogique
 Adaptation rapide au marché
 Développer + vite pour être le premier sur le marché
 Offrir une base performante et facilement adaptable
 Utilisation de briques matérielles pour assurer les
performances
 Utilisation de briques logicielle et de briques génériques
pour assurer la flexibilité

04/10/20 11
Différents techniques de
conception d’un circuit
 Conception top-down :
 Commencer par une description très abstraite;
 Enrichir de détails  solutions spécifiques.
 Conception Bottom-up :
 Assembler des petits composants pour obtenir
un gros système  assemblage spécifique.
 Conception à base de plate-formes :
 Casréels utilisent ces deux techniques
  assemblage et configuration spécifique.

04/10/20 12
Qu’est ce que le co-design ?
 Conception (spécifier+valider+synthétiser) concurrente (matérielle
+ logicielle) d’un système électronique complexe
 4 étapes clés :

 Modélisation : Coder la spécification de façon à représenter du


mieux possible la fonctionnalité du système et ses contraintes.
 Partitionnement : Décider quelles tâches sont effectuées en SW
et quelles autres sont effectuées en HW et comment se fait
l’interface entre HW et SW
 Co-Validation : valider simultanément les parties matérielles et
logicielles. Valider la fonction, la cohérence temporelle des
tâches, analyser le respect des contraintes et préparer la
synthèse
 Co-synthèse : Effectuer la compilation (SW) et la synthèse
logique (HW).

04/10/20 13
Conception concurrente HW/SW

04/10/20 14
Interêts du « codesign »(1)
 Conception rapide de système intégré (SoC)
 Réduction du temps de mise à disposition sur le marché ou
“time-to market”
 Réduire la difficulté à valider et déboguer les
systèmes complexes
 réduction des erreurs au plus haut niveau
 vérifier les contraintes d’inter-opérabilité et de temps réel
 Converger vers une solution optimale au sens des
contraintes physiques et économiques
(partitionnement)

04/10/20 15
Intérêts du « codesign »(2)
 Tirer profit des bloc préalablement conçus (IPs)
 coeur de processeurs,DSP, microcontrôleurs
 périphériques, coprocesseurs
 coeurs reconfigurables
 Conception d’ ASIP
 Faire les compromis entre la complexité du logiciel et la
complexité du processeur (attention à la complexité du
compilateur)
 Reconfiguration dynamique des systèmes
 exemple : estimation de mouvement avec un algorithme
génétique

04/10/20 16
Tâches du co-design
 Modélisation du système complet
 Etude de la fonctionnalité et des tâches concurrentes
indépendamment du partitionnement HW/SW
 Partitionnement HW/SW
 hypothèses architecturales
 choix du processeur
 choix de l’interface HW/SW
 estimation des contraintes physiques et économiques
 Modélisation HW/SW, Synthèse, Validation
 Analyser la fonctionnalité et le respect des contraintes pour
des granularités temporelles de plus en plus fines (ie
instruction=>cycle=>ns)

04/10/20 17
flot de conception du co-design

04/10/20 18
Co-conception:
Quel répartition des traitements ?

Dépendance Architecture/Traitements
Les contraintes sont vérifiées ?
Les objectifs sont atteints ?

04/10/20 19
Co-conception:
Quelles architectures et quelles
caractéristiques ?

04/10/20 20
Flot de co-conception Hw/SW

04/10/20 21