Sie sind auf Seite 1von 39

COURS

D’ARCHITECTURE 2

Classes Préparatoires intégrées


Ecole Supérieure d’Informatique

1
Chapitre 6
Organes liés à une Entrée /
Sortie

2
Introduction
Définition : une opération d’Entrée/sortie
(E/S) est un échange d’informations entre le
calculateur et l’extérieur.
• Transfert d'informations UC-Mémoire
Secondaire;
• Lecture à partir d'un périphérique d'entrée;
• Affichage, visualisation ou impression
d'informations sur un périphérique de
sortie.

3
Introduction
Organes liés à une Entrée/Sortie:

4
Le Périphérique
Définition :
c’est un organe chargé de la
communication avec l’utilisateur; il
comporte souvent des mécanismes
électromécaniques ce qui explique sa
vitesse relativement lente.

5
Le Périphérique
Types de périphériques :
Périphérique
Entrée Sortie Stockage
s spéciaux

Clavier Ecran Disque dur Capteurs

Souris Imprimante DVD Actionneurs

… … … …
6
Le Périphérique
Types de périphériques:

7
Le Périphérique
Composantes d’un périphérique:
L'organe de gestion du • Déplacement papier, moteur
support rotation du disque…

Le mécanisme de • tête d'impression (imprimante);


lecture et/ou d'écriture tête de lecture/écriture (disque)…

• Conversion de formats
Le transducteur d’informations.

• registres contenant l'information


Les buffers pendant le transfert.
8
Le périphérique
Critère de classification des périphériques :
 L’information échangée

 Type caractè re (clavier, imprimante)


 Type bloc de caractères (mémoires de masses )

 Mode de transmission de caractère


 Mode série (bit par bit) Une ligne de donnée
utilisée
 Mode parallèle (8 bits simultané ment) 8 lignes
de donnée utilisé es

9
Le BUS
Définition
Un BUS est composé d’un ensemble de fils conducteurs
ou lignes permettant l’échange de signaux entre les
différents organes de la machine.

Types de lignes d’un BUS


Lignes d’adresses

Lignes données
U.C Périphérique
Lignes contrô les

10
Le BUS
Types de liaison :
 Liaison simplex (bus de donnée unidirectionnel)
 Liaison duplex (bus bidirectionnel actif dans les deux sens)
 Liaison semi-duplex (bus bidirectionnel actif dans un seul sens)

Deux modes de transmission de données :


 Mode synchrone : transmission Emetteur-Récepteur rythmée

par une horloge.


 Mode asynchrone : l’Emetteur avertit le Récepteur à chaque

qu’il veut transférer de l’information .

11
Le Contrôleur

Définition :
Le contrô leur de périphérique sert à piloter un
périphérique en fonction des ordres reçus de l’unité centrale
ou des ordres du panneau de commande lorsque le
périphérique est utilisé en mode local.

A noter que certains contrô leurs peuvent être reliés à


plusieurs périphériques identiques (ex : disques
magnétiques).

12
Le contrôleur
Interfaces d’un contrôleur:

Interface UC

périphérique
Contrô le
Unité de

Interface
Bus Bus
d’adresses d’adresses

Lignes d’Etat Lignes d’Etat

13
Le contrôleur
Architecture d’un contrôleur:
• Registre de Commande
RC
• Registre de Données
RD
• Registre d’Etat
RE
• Registre Numéro de Périphérique
RNP
RP • Registre Piste
Registres
Spécifiques RS • Registre Secteur…
14
Types d’Entrées/ Sorties:

Entrée / Sortie non bloquante


15
Types d’Entrées/ Sorties:

Entrée / Sortie bloquante


16
Les modes d’Entrées/ Sorties:

Mode Programmé

Accès Direct Mémoire

17
Le Mode programmé
Définition: dans le mode programmé, les échanges
d’informations entre la MC et les périphériques se
font sous le contrô le de l’unité centrale.

18
Mode programmé

Mode par test


d’état

Mode par
interruption

19
L’Entrée/Sortie en mode programmé

Lors d’une opération d’E/S, l’UC doit s’assurer de la présence


de la donnée dans le registre approprié du CTRL (RD)
avant d’effectuer le transfert (lecture ou écriture).
Pour cela, l’UC dispose de deux possibilités :
 Soit tester la présence de la donnée dans le registre RD du

CTRL à travers le registre d’état RE c’est le mode par test


d’état.
 Soit être ‘avertie’ par un signal du CTRL de la disponibilité

de la donnée dans RD c’est le mode par interruption.

20
Le Mode par test d’Etat

1- Lecture du registre d'état RE du contrô leur.


2- Si le périphérique n'est pas prêt, aller à 1.
3- Charger la commande de lecture dans le registre de commande RC du contrô leur.
4- Lecture du registre d'état RE du contrô leur.
5- Si le bit "registre de données plein" est à ‘0’ aller à 4.
6- Charger le registre de données RD du contrô leur dans un registre de l'UC.
7- Mise à jour du nombre de caractères lus et de l'adresse mémoire de rangement.
8- Si tous les caractères ont été lus, aller à 10.
9- Aller à 4.
10- Fin.

21
Le Mode par test d’état

Inconvénients
L’UC peut boucler plusieurs fois sur la lecture et
le test du RE (actions 1,2) avant que le CTRL ne
soit prêt.
L’UC peut attendre longtemps avant que le
caractère ne soit disponible dans RD (actions
4,5).
L’UC perd ainsi un temps considérable à lire le
registre RE et à faire le test.

22
Le Mode par interruption

23
Mode par interruption

L’ inconvénient majeur du mode par


interruption c’est le changement de contexte
opéré par l’UC à chaque réception du signal du
contrôleur.

Contexte : ensembles d’informations nécessaires à


l’exécution d’un programme (CO, registres, indicateurs).

24
Accès Direct Mémoire
DMA (Direct Memory Access)

Définition: dans ce mode, les échanges d’informations se font


directement de la mémoire centrale vers les périphériques et
inversement sans transiter par l’unité centrale.
NB: Cet échange se fait sous la supervision du contrô leur DMAC qui assure en
plus la gestion et contrô le du transfert MC Périphérique.

25
Accès Direct Mémoire
Architecture d’un contrôleur DMA:
• Logique de Contrôle
LC

RAM • Registre Adresse mémoire


RCC • Registre Compte de Caractères
RC • Registre de Commande
RD • Registre de Données
RE • Registre d’Etat
RNP • Registre Numéro de Périphérique
Registres RP • Registre Piste
Spécifiques RS • Registre Secteur…
26
Accès Direct Mémoire
Organisation interne d’un DMAC:

27
Accès Direct Mémoire
Déroulement d’une Entrée/ Sortie :
• Chargement des différents
Initialisation registres

Transfert effectif • DRQ; HOLD; HLDA; Transfer.; DACK

• Nombre d’octets à transférer = 0


Fin de • Anomalie
l'entrée/sortie • HIO
28
Accès Direct Mémoire
Exemple de dialogue avec UC et
Périphérique:

29
Accès Direct Mémoire

Les modes de transfert :


 Transfert par vol de cycles (à l’amiable).

 Transfert par block (priorité au DMAC).

 Transfert transparent (priorité à l’UC).

30
Le processeur d’Entrée / Sortie
Problème
Disque 1
MC
Pi, Si
128 octets
P j, S j ADR1
128 octets 128 octets

Disque 2 ADR2
128 octets
P’i, S’i
128 octets
P’i, S’i
128 octets
31
Le processeur d’Entrée / Sortie
Problème:

• Lire 128 octets disque 1, Pi, Si vers ADR1

• Lire 128 octets disque 1, Pj, Sj vers ADR2

• Ecrire 128 octets de ADR1 vers disque 2, P’i, S’i

• Ecrire 128 octets de ADR1 vers disque 2, P’j, S’j.

32
Le processeur d’Entrée / Sortie

Définition :


Exécute des programmes d’entrées/sorties:

Programme formé de commandes
d’entrées/sorties ou « commandes canal ».
33
Le processeur d’Entrée / Sortie

Format commande canal:


Clé de Adresse Compte
Ordre Indicateurs
protection Mémoire d’Octets

34
Le processeur d’Entrée / Sortie

CD CC
Indicateurs: Effet

1 X Chaînage de donnée

0 1 Chaînage de commande

0 0 Fin du programme canal

35
Le Processeur d’Entrée / Sortie
Architecture d’un Processeur d’E/S:
RAC ●
● Registre
Registre Adresse
Adresse Commande
Commande

LC ●
● Logique
Logique de
de Contrôle
Contrôle

RC ●
● Registre
Registre de
de Commande
Commande

RD ●
● Registre
Registre de
de Données
Données

RE ●
● Registre
Registre d’Etat
d’Etat

RNP ●
● Registre
Registre Numéro
Numéro de
de Périphérique
Périphérique

RAM ●
● Registre
Registre Adresse
Adresse mémoire
mémoire

RCC ●
● Registre
Registre Compte
Compte de
de Caractères
Caractères

RP ●
● Registre
Registre Piste
Piste

RS ●
● Registre
Registre Secteur…
Secteur…
36
Déroulement d’une E/S

37
Déroulement d’une E/S

● Préparation programme canal

Stockage en MC
Initialisation


● adresse début →CAW

● SIO

Déroulement de ●



Etape 3
Etape 4
l'entrée/sortie ●
● Etape 5

Fin de ●



Fin des commandes canal
Anomalie
l'entrée/sortie ●
● HIO

38
Synthèse

Mots clés:


Entrée/Sortie

Périphérique

Contrô leur

DMA

Processeur d’Entrée/Sortie
39

Das könnte Ihnen auch gefallen