Arquitectura de Computadores

ARQUITECTURA DE
MICROPROCESADORES
apunte : arquitectura de computadores, para la carrera Adm. Redes y Soporte Computacional. Diseado por Daniel Zarate Valenzuela.
MICROCOMPUTADOR MINIMO.
Un sistema microcomputador mnimo debe constar a lo menos de una unidad procesadora central(CPU), una memoria(Memory), puertas de entradas(I / Ports Inputs ) y salida (O / Output Ports), Un conjunto de instrucciones almacenadas en la menora en orden secuencial y adems lgicamente relacionadas, constituye un programa. La CPU lee cada instruccin que es una combinacin de 1s y 0s y esto se transforma en una instruccin. Como la data tambin esta almacenada en la memoria en forma de ls y Os, evidentemente el inicio de la actividad de la CPU tiene que estar dirigida a una combinacin ls y Os que constituya una instruccin. Ver figura N 1.
Figura N 1
BARRA DE DIRECCIONES
C P U
MEMORIA
PUERTAS DE ENTRADA YDE SALIDA
MUNDO EXTERNO MEDIO AMBIENTE
BARRA DE DATA
RESET
BARRA DE CONTROL
MEMORIA PRINCIPAL
MEMORIA
PUERTAS DE ENTRADA MEDIO AMBIENTE
RELOJ
CPU
PUERTAS DE SALIDA
MUNDO EXTERNO
RESET
El trabajo entre la CPU y la memoria, es leer (traer) una instruccin y desarrollar la actividad asociada a esta instruccin (ejecutar), podemos decir, en una primera y exacta aproximacin, que constituye el mundo interno del microcomputador. Pero un mundo as de cerrado no nos sirve, pues esto, no permite comunicacin entre nosotros y/o el medio ambiente, por lo cual se hace necesario una o ms puertas de entrada y salida. As por medio de la o las puertas de entrada es que nuestro sistema puede recibir o captar informacin del mundo externo, y por la o las puertas de salida nuestro sistema puede entregar resultados y/o comunicar informacin al medio ambiente.
UNION DE LA CPU Y LA MEMORIA

QU ES LA CPU?
CPU viene de la abreviacin de Central Processor UNIT,Unidad Procesadora Central y en relacin a un microcomputador es un circuito integrado a gran escala (LSI) por lo general de 40 terminales, de los cuales UD. puede empezar a comprender la funcin de aproximadamente 30 de ellos, con un conjunto de circuitos lgicos implementados dentro de l, fundamentalmente registros, un contador y una unidad de control (interna).
BARRA DE CONTROL DE BUS
En la siguiente figura, se aprecian los terminales MWR y MRD de la CPU, se unen con los respectivos terminales de la memoria. MWR y MRD son terminales de salida de la CPU y terminales de entrada de la memoria. Esas dos lneas de unin constituyen parte de las lneas denominadas Barra de Control (Control Bus). Hablando desde el punto de vista de la CPU y en relacin a la Barra de control es til distinguir que hay terminales de control de salida de la CPU, mediante los cuales la CPU controla a todos los dispositivos que estn alrededor de ella, memoria en este caso y como veremos luego a las puertas de entrada y de salida, distinguir los terminales de control de entrada de la CPU, en los cuales de ser aplicada alguna seal en forma conveniente controlan a la CPU, la fuerzan a una accin determinada. Un ejemplo de lnea o terminal de control de entrada de la CPU es el terminal RESET. Cuando la seal lgica aplicada a este terminal va al nivel bajo fuerza a 0, lo cual implica que se direcciona la posicin 0 de la memoria. Es as como cualquier programa se empieza a ejecutar a partir de la posicin cero de la memoria. apunte : arquitectura de computadores, para la carrera Adm. Redes y Soporte Computacional. Diseado por Daniel Zarate Valenzuela.
CICLO DE INSTRUCCIN
El trabajo entre la CPU y la memoria es el siguiente. La CPU mediante el contador de programa (PC) direcciona una posicin de memoria, genera un pulso en MWR para leer y obtener la instruccin que hay en esa posicin de memoria y dicha instruccin (ms exactamente el cdigo de operacin de la instruccin) es captada dentro de la CPU en un registro, registro conocido como registro de instruccin (8 bits); hasta aqu es la fase conocida como traer una instruccin (fetch cycle). A continuacin la instruccin trada es decodificada (reconocida) por el decodificador de instruccin y por intermedio de la unidad de control interna de la CPU se genera un conjunto de seales, un conjunto de actividad que implican que la instruccin se ejecute; esta ltima parte se conoce como la fase de ejecucin (execution cycle). Dentro de todo esto el PC se ha incrementado automticamente en una unidad, quedando preparado para realizar un nuevo ciclo de instruccin.
Traer una Instruccin
En un ciclo de instruccin se distinguen dos fases, la primera es traer la instruccin (direccionar la memoria, generar un pulso en MWR, captar el cdigo de operacin de la instruccin en el registro de instruccin) y la segunda fase es ejecutar la instruccin (decodificarla, generar un conjunto especifico de actividad). El ciclo de instruccin se repite una y otra vez, traer ejecutar, traer ejecutar, traer una instruccin de la memoria y ejecutarla, traer la prxima instruccin y ejecutarla. Esta actividad constituye el mundo interno del computador y puede ser alterada por lo que implica la ejecucin misma de alguna instruccin como por ejemplo Alto (Parar, Halt) o por seales aplicadas directamente a los terminales de entrada de control de la CPU, por ejemplo Reset, Interrupcin y algunas otras. Para poder efectuar la CPU todo el conjunto de actividad secuencial que implica un ciclo de instruccin, necesita recibir una seal de reloj (seal cuadrada peridica), que le da la cadencia, el ritmo para desarrollar cada paso o sub. paso para realizar el ciclo de instruccin. El sistema que genera esta seal de reloj es por lo general un cristal, que determina la frecuencia de oscilacin de circuito oscilador, ms algo mas de circuiteria para conformar una seal cuadrada peridica compatible con la CPU.
MEMORIA
Reloj
Decodificar la Instruccin
Ejecutar la Instruccin
INSTRUCCIONES DE SALTO
Es una instruccin de tres bytes, el primer bytes el cdigo de operacin de la instruccin y el segundo y tercer byte constituyen el operando que en este caso especifico representa una direccin. Esta instruccin ocupa tres posiciones de memoria y es conveniente que usted imagine que esta instruccin se encuentra en cierta posicin de memoria (formando parte de un programa) y la CPU realizando el ciclo de instruccin, traer una instruccin y ejecutar, traer la prxima instruccin (que sigue en la memoria) y ejecutar. As la CPU se encuentra que ha trado el cdigo de operacin de la instruccin salto incondicional, lo reconoce y empieza a ejecutar la instruccin que implica lo siguiente; el PC se incrementa en 1 y su contenido se hace presente en la barra de direccin, se genera un pulso en RD y de esta forma lee la siguiente posicin de memoria en la cual est contenido el byte dos de la instruccin, internamente el contenido de esa posicin de memoria es cargado (cazado, copiado) en un registro temporal, por ejemplo en el registro Z, luego la situacin se repite pero esta vez para copiar el byte tres de la instruccin en el registro temporal W, posteriormente el contenido del registro temporal Z es cargado en el PC en la posicin que corresponde a los 8 bits menos significativos de dicho contador (PLC), el contenido del registro temporal W es cargado en el PC en la posicin que corresponde a los 8 bits ms significativos de dicho contador (PCH); con esto estara terminada la ejecucin de la instruccin de salto.
SUBRUTINA Y PROGRAMA PRINCIPAL

Hay un conjunto de instrucciones denominadas llamada a subrutina que operan en forma similar a las instrucciones de salto, con una pequea pero importante diferencia. Hay instrucciones de llamada a subrutina incondicional y llamada a subrutina condicional, estas ltimas relacionadas con algn flip-flop indicador. En cualquier caso estas instrucciones son de tres bytes siempre siendo el primer byte el cdigo de operacin y el segundo y tercer byte constituyendo una direccin de memoria (y en relacin a una CPU como la 8080 8085 cuando el operando est formado por dos bytes e implica una direccin, siempre el byte 2 representa los 8 bits menos significativos y el byte 3 los 8 bits ms significativos de la direccin en cuestin). En una primera aproximacin una subrutina es un programa que es parte de otro programa y se hace necesario hablar de un programa principal y de la subrutina que es parte del programa principal. El programa principal, conjunto de instrucciones lgicamente relacionadas, ocupa cierta cantidad de posiciones de memoria correlativas, ubicadas en algn sector de la memoria total y dentro de este programa hay una o ms instrucciones de llamada a subrutina.
INSTRUCCIONES RELATIVAS A LAS PUERTAS DE ENTRADA Y DE SALIDA

Posteriormente, se discutir alguna forma de organizar un conjunto de circuitos integrados para formar un sistema de memoria equivalente a la memoria de 64 Kbytes con la cual hemos trabajado hasta el momento.
La forma en que esto se hace tiene cierta similitud respecto a la forma de poder identificar una puerta de salida entre 256 puertas de salidas posibles, que pueden ser controladas por la CPU, y la forma de identificar una puerta de entrada entre 256 puertas de entradas posibles, que puede controlar la CPU.
En consecuencia en este apartado slo se prende describir como ejecuta la CPU una instruccin de salir (out) y una instruccin de entrar (In). Solamente hay dos instrucciones relacionadas con las puertas de salida y con las puertas de entrada y que son Output (salir) e Input (entrar) respectivamente.
ORGANIZACIN DE MEMORIA Y PUERTAS DE ENTRADA Y SALIDA

En el presente se dar una nocin de cmo es posible organizar un conjunto de memorias en circuito integrado para implementar un sistema de memoria til para la CPU y sobre la forma de organizar puertas de entrada y salida.
CICLOS DE LECTURA Y ESCRITURA DE MEMORIA

En la figura siguiente se representa nuevamente la CPU con sus terminales ms importantes de los desarrollados hasta el momento y que tienen especial inters en relacin a este captulo.
Desde cierto punto de vista, el trabajo de la CPU se reduce:

Recibir una data de la memoria (leer la memoria). Enviar una data a la memoria (escribir en la memoria). Recibir una data de una puerta de entrada (leer una puerta de entrada). Enviar una data a una puerta de salida (escribir en una puerta de salida)
CICLO DE LECTURA DE MEMORIA

As cada vez que la CPU necesita leer CLK data de una posicin de memoria procede siempre de la siguiente forma: hace aparecer la direccin de la posicin de memoria que se desea leer en los B. direc. ( A15 -A0) terminales de direccin, predispone sus terminales de data para que acten como terminales de entrada, genera un pulso (negativo) en el MRD y poco antes que B. Data este ltimo pulso vuelva al nivel alto, la informacin que se hace presente en la barra de data es cazada en algn registro interno de la CPU, por ejemplo en el registro de instruccin. MRD Toda esta accin que recibe el nombre de ciclo de lectura de memoria se registra en el diagrama de tiempo siguiente.
Direccin de Memoria
B. Data comp. Data de la mem. Term. Entrada
CICLO DE LECTURA.
CICLO DE ESCRITURA DE MEMORIA

La CPU debe poder escribir, esto es, enviar data a la memoria. En este diagrama vemos que primero la CPU hace aparecer en la barra de direccin, la direccin de la posicin de memoria en la cual se desea almacenar alguna data, luego hace aparecer dicha data en la barra de data (los terminales de data de la CPU actuando como terminales de salida), posteriormente viene el flanco de bajada de la seal MWR y en el momento en que esta seal vuelve al nivel alto realmente la data presente en la barra de data es cazada y almacenada en la posicin correspondiente de la memoria.
CLK
B. direc.
(A15-A0)
Direccin de Memoria
B. Data
B. Data comp. Data de la mem. Term. Salida
MWD
Ciclo De Escritura.
DECODIFICADORES Y MEMORIAS EN CIRCUITO INTEGRADO

La figura siguiente muestra un decodificador de 3/8 lneas (3 lneas de entrada y 8 de salida), del tipo todas las salidas en el nivel alto excepto una, segn la combinacin presente en las lneas de entrada.
Decodificador 3/8 lneas

STB STB1
S0 S1 S2 S3
C
X 0 0 0 0 1 1
B
X 0 0 1 1 0 0 1 1
A
X 0 1 0 1 0 1 0 1
STB
1 0 0 0 0 0 0 0 0
S0
1 0 1 1 1 1 1 1 1
S1
1 1 0 1 1 1 1 1 1
S2
1 1 1 0 1 1 1 1 1
S3
1 1 1 1 0 1 1 1 1
S4
1 1 1 1 1 0 1 1 1
S5
1 1 1 1 1 1 0 1 1
S6
1 1 1 1 1 1 1 0 1
S7
1 1 1 1 1 1 1 1 0
C B A
S4 S5 S6 S7
1 1
La funcin de un decodificador es precisamente sta, que slo una de las lneas de salida tome un estado lgico diferente a las otras, segn la combinacin presente en las entradas. En la representacin como bloque de este decodificador, el inversor puesto en cada terminal de salida est indicando precisamente que el estado diferente que toma la salida, asociada a la combinacin presente en las entradas, es el nivel bajo.
MEMORIAS EN CIRCUITO INTEGRADO

Esta memoria tiene una capacidad de 2 Kbytes, es decir, capaces de almacenar 2048 palabras de 8 bits cada una.
Evidentemente memorias en circuito integrado de este tipo slo dispondrn de 11 terminales (A10 a A0) de direccin para direccionar (gracias al decodificador interno que poseen) solo una de las 2048 posiciones de memoria que poseen y 8 terminales de data (A7 a A0). Estos terminales de data son bidireccionales en el caso RAM y unidireccionales para el caso de memorias ROM. Todas estas memorias tienen a lo menos un terminal de entrada denominado CS (chip select, seleccin del circuito) DS (Devise Select, seleccin del dispositivo) cuya funcin es inhibir / autorizar (1/0) el funcionamiento de la memoria.
Por otra parte es bastante frecuente encontrar memorias RAM con solo un terminal denominado WE, en vez de los dos terminales MRD y MWR, pero siempre con el terminal CS. Al estar este terminal WE (Write Enable, habilitacin de escritura) en el nivel bao, la memoria puede ser escrita y si est en el nivel alto la memoria puede ser leda, siempre y cuando esto est autorizado por el terminal CS. A estas memorias es necesario agregarles algo de circuitera lgica para su correcta operacin en relacin a la CPU, circuitera que se muestra a continuacin.
SISTEMA DE MEMORIA
Note que cuando aparece una direccin en los terminales de direccin de la CPU y suponiendo que esa direccin implica que las lneas A15 y A14 sean 0 lg., entonces el decodificador ser habilitado y slo una de sus lneas de salida ir al nivel bajo, segn la combinacin que aparezca en las lneas A13, A12 y A11 de la CPU y por lo tanto habilitando slo a la memoria en circuito integrado cuyo terminal CS est conectado a dicha salida del codificador. El resto de las lneas de direccin de la CPU, de la A10 a la A0 direccionan entonces una posicin especifica de la memoria seleccionada y luego al generar la CPU un pulso en el terminal MRD MWR, ser leda o escrita nicamente esa posicin de memoria de esa nica memoria en circuito integrado. En dicha figura slo se han representado dos memorias de 2 Kbytes cada una, para lo cual slo necesitamos hacer uso de dos lneas de salida del decodificador de direccin = seleccin de memoria. Las lneas S0 del decodificador est conectada al terminal CS de una memoria ROM, por lo cual a las posiciones de memoria de dicha ROM le correspondern las direcciones 0000 a 07FF en hexadecimal.
REGISTROS DE CARGA PARALELA

Las discusin se orienta hacia puertas de 8 bits (ya sean de entrada o de salida), lo cual implica que se usarn registros de carga paralela de 8 bits, aunque tambin es posible tener puertas de menos de 8 bits, por ejemplo de un bit en el caso lmite. La figura siguiente muestra uno de tales registros y es posible ver que est formado por 8 flip flop tipo D latch. El terminal de reloj de cada flip flop est conectado a una lnea comn que es controlada por medio de un inversor, cuyo terminal de entrada recibe el nombre de LD (load carga), puesto que al recibirse un pulso negativo en este terminal la salida Q de cada uno de los flip flops tomar el mismo estado lgico que estaba presente en su respectiva entrada D en el momento de ocurrir dicho pulso. Hablando en general, en el momento de ocurrir dicho pulso negativo en el terminal LD, la data presente en las entradas del registro es cargada en ste (y queda almacenada en las salidas ). Como los flip flops son tipo D latch, en el caso de que el terminal LD permanezca en el nivel bajo, las salidas Q seguirn los cambios que puedan ocurrir en las entradas D, mientras LD permanezca en nivel bajo.
Si el registro es usado como puerta de entrada el terminal OE es controlado por la CPU (por medio de la circuitera relacionada con la seleccin de puertas) y el terminal LD puede ser dejado conectado a 0 lg. en forma permanente o controlado por algn dispositivo externo (perifrico). Al usar estos registros como puertas (ya sea de entrada o salida) se encuentran siempre conectados a la barra de data de un sistema microcomputador como muestra la figura siguiente.
Recurdese que la comunicacin a travs de la barra de data en un sistema microcomputador se establece slo entre la CPU y otro bloque, por ejemplo la CPU enva data a la memoria o de la memoria fluye data a la CPU o entre CPU y una puerta de salida o entre una puerta de entrada y la CPU, y que en esta barra de data en un instante dado slo puede existir data proveniente (generada) slo de una parte. Note que los terminales de entrada del registro que est siendo usada como puerta de salida estn conectados a la barra de data y que siendo terminales de entrada, son terminales pasivos y en consecuencia no afectan mayormente a la barra de data. En este registro al recibir un pulso en el terminal LD ser almacenada la informacin que en ese momento est presente en la barra de data. Sin embargo en relacin al registro que est siendo usado como puerta de entrada, vemos que sus terminales de salida estn conectados a la barra de data y esto si que puede provocar serios problemas, pues siendo terminales de salida son terminales activos en los cuales existir alguna permanente a la barra de data molestar la comunicacin entre CPU y otro bloque (memoria por ejemplo) e incluso con altas posibilidades de daar en forma permanente a otros bloques. En consecuencia es estrictamente necesario que los terminales de salida de este registro tengan control de alta impedencia y que estn permanentemente en estado de alta impedencia, salvo durante el breve intervalo de tiempo cuando la CPU est preparada para recibir data proveniente de ese registro.
CICLOS DE LECTURA Y ESCRITURA DE PUERTAS

La figura siguiente muestra los diagramas de tiempo de estos ciclos.
Tngase presente que estos ciclos estn relacionados con la instruccin OUT y la instruccin IN y que ambas instrucciones implican al registro acumulador. Adems ambas instrucciones son de dos bytes, siempre siendo al primer byte el cdigo de operacin de la instruccin (D3 en hex. para el caso de la instruccin OUT y DB en hex. Para la instruccin IN) y el segundo byte que como veremos luego constituye la direccin = nmero de identificacin de una puerta. Es en la fase de ejecucin de estas instrucciones en la cual se desarrollan estos ciclos.
SELECCIN Y ORGANIZACIN DE PUERTAS

La figura siguiente muestra dos formas posibles de generar pulsos de control asociados a la ejecucin de las instrucciones IN y OUT. Es importante que el lector tome conciencia de que mediante esa circuitera es posible generar pulsos de control que pueden ser usados para controlar cualquier dispositivo que funcione mediante pulsos. Si estos pulsos son usados en relacin a registros que hacen las veces de puertas de entrada salida, entonces esos pulsos pasan a ser pulsos de seleccin de puertas. En esa figura se hace uso del decodificador de 3/8 lneas visto anteriormente y de compuertas OR que se han representado en la forma mostrada, para destacar que es necesario que todas las entradas de una compuerta OR estn en el nivel bajo para que la salida tambin est en el nivel bajo.
FIN
ALU
VOLVER
Buffer Barra de Direccin PC Contador de Programa (16 bits)
UNIDAD DE CONTROL
SP Indicador de Pila H (8 bits) L (8 bits) E (8 bits) C (8 bits)
(16 bits)
C P U
Decodificador De instruc. Reg Inst. 8 bits
D (8 bits) B (8 bits)
W (8 bits)
Z (8 bits) Buffer barra de Data 8 bits
A 8 bits ALU
Reg Temp.
SUMADOR Flags. FlipFlops Banderas 5 bits indicadores
VOLVER
BARRA DE DIRECCIONES.
La barra de direcciones es quien asigna el lugar y la posicin de donde debe ser sacado, ledo o ubicado un dato dentro de la memoria, y es tambin quien decide por donde saldrn los datos. Como lo dice su nombre es quien asigna las direcciones de donde deben ir los datos dentro del microcomputador.
VOLVER
PUERTAS DE SALIDA Y DE ENTRADA.

PUERTAS DE ENTRADA Y PUERTAS DE SALIDA
Por intermedio de las puertas de entrada / salida (puertas E/S) nuestro sistema se relaciona con los elementos que lo rodea, normalmente denominados perifricos, como son, un terminal de vide, un teclado, una impresora, etc. Elemento perifrico y que agregados a nuestro sistema hacen que este deje de ser llamado mnimo y pase a constituir un microcomputador. Estos cumplen las funciones de ingresar los datos al interior de nuestro sistema mediante los perifricos de entrada y luego sacar los datos ya procesados y convertidos en informacin y entregarlos al exterior por los perifricos de salida.
VOLVER
BARRA DE DATA.
BARRA DE DATA
La barra de data es quien se encarga de transportar los datos dentro y fuera del microcomputador. Por ella circulan los datos que van a la cpu, solicitados por esta misma, se encarga de traer y llevar los datos que estn en la memoria o que se almacenaran en ella. Tambin es la encargada de trasladar la informacin ya procesada a las puertas de entrada o salida para que los datos sean ocupados de la mejor forma en que el usuario estime conveniente.
VOLVER
BARRA DE CONTROL.
La barra de control es quien da la autorizacin para que todas las instrucciones dentro del microcomputador se realicen.
Sin esta no podramos hacer mucho, puesto que, si la barra de control no autoriza que algo se ejecute, esto simplemente no se puede hacer. Es decir, que ella es quien abre las puertas de todo dentro de este mundo, es quien dice:
ADELANTE ! VOLVER
REGISTRO Y DECODIFICADOR DE INSTRUCCIN

Conectados a la Barra de Data interna hay una serie de registros sobre los cuales se hacen comentarios.
El Registro De Instruccin es un registro de 8 bits en el cual se almacena la instruccin, especficamente se almacena el cdigo de operacin de la instruccin que ha sido trada desde la memoria. Asociado a este registro hay un Decodificador (Decodificador De Instruccin) que reconoce, decodifica la instruccin. Las salidas de este decodificador van a actuar sobre el bloque denominado unidad de control, bloque que con la ayuda de la seal de reloj y la seal aportada por el decodificador se encarga de generar un conjunto de seales de control, para actuar tanto sobre el resto de los elementos dentro de la CPU como sobre los elementos o circuitos externos que rodean a la CPU. El registro de instruccin slo puede recibir data de la barra de data interna (especficamente el cdigo de operacin de la instruccin) y no puede poner l alguna data en la barra de data. Este registro de instruccin es transparente desde el punto de vista del programador y por lo tanto no importante, sin embargo es fundamental captar su funcin y con ello poder imaginar y aceptar que la CPU pueda reconocer y ejecutar diferentes instrucciones.
IR A
REGISTROS DE TRABAJO
Los registros B, C, D, E, H y L son tambin registros de 8 bits, tambin llamados registros de trabajo.
En cualquiera de ellos, como consecuencia de la ejecucin de alguna instruccin, se pueden cargar (cazar) alguna data presente en la barra de data o bien por ejemplo la informacin contenida en uno de ellos se puede poner en la barra de data para que sea captada por otro de estos registros. La comunicacin entre cada uno de estos registros y la barra de data es bidireccional. Salvo esta caracterstica, estos registros son sencillos registros de carga paralela. Sin embargo cabe destacar que ciertas instrucciones implican a un par de estos registros para que luzcan (o formen) como registros de 16 bits. Especficamente los registros B y C son considerados para algunas instrucciones como registros de 16 bits; en este caso se habla de un registro pareado y recibe la denominacin de registro pareado B. Otro registro sumamente importante, similar a los anteriores pero ms completo y verstil, es el registro acumulado (registros A). Este es un registro de 8 bits que se comunica bidireccionalmente con la Barra de Data y que adems de aceptar carga paralela, puede ser rotado a la izquierda y a la derecha. Este registro forma parte de la unidad aritmtica y lgica.
IR A
FLAGS O BANDERAS DE AVISO
C
DE CARRY
Z
DE ZERO
P
DE PARITY
S
DE SING
AC
DE AUXILIARY CARRY
S PA REBASAMIENTO O ARRASTRE C E I
RI
DAD
G
N O
REBASAMIENTO O ARRASTRE AUXILIAR.
R
O
COMO FUNCIONAN LOS FLIP-FLOP

El flip flop de Cero queda puesto a 1 (Set) como consecuencia de alguna operacin en la ALU que haya implicado un resultado cero ( en los 8 bits menos significativo, sin importar si adems hay rebasamiento); de no ser as el flip flop de cero es puesto a 0 (Reset). El flip flop de Paridad es puesto a 1 (Set) como consecuencia de alguna operacin en la ALU que haya implicado un resultado ( en los 8 bits menos significativos) que contenga una cantidad par de 1s; de no ser as el flip flop de paridad es puesto a cero (Reset). El flip flop de Signo es puesto a 1 (Set) como consecuencia de alguna operacin en la ALU que haya implicado un resultado en la cual el bit de la posicin 7 (empezando a contar desde la posicin 0) es 1 lg.; de no ser as el flip flop de signo es puesto a 0 (Reset). Nota: Cuando se trabaja con nmeros positivos y negativos, se usan los 7 bits menos significativos (de la posicin 6 a la 0) para representar el valor del nmero y el bit ms significativo, de la posicin 7, se usa para indicar si ste es positivo o negativo; si es positivo el bit de la posicin 7 debe ser 0 y si es negativo ese bit debe ser 1). La accin del flip flop de rebasamiento auxiliar ser comentada, posteriormente. Gracias a estos flip flop indicadores es que bajo programa se puede lograr que la CPU y con ello el computador, pueda tomar decisiones; he aqu la importancia de estos flip flops.
CIRCUITO DE FLIP-FLOP TRABAJANDO
IR A
REGISTROS HL
Hay instrucciones cuya ejecucin permite que la CPU pueda leer cualquier posicin de memoria y el dato all contenido sea transferido a algn registro interno de la CPU e instrucciones que permiten la situacin inversa, esto es, que el contenido de algn registro interno de la CPU sea escrito, cargado en cualquier posicin de la memoria RAM. Por ejemplo la instruccin de un byte mover el contenido del registro C a la memoriapero a cul posicin de memoria exactamente?. Para estas instrucciones el registro pareado H (registro H y L trabajan juntos como un registro de 16 bits) desempea una funcin especial pues su contenido sea asocia a una direccin de memoria, su contenido est indicando una posicin de memoria. En consecuencia la instruccin mover el contenido del registro C a la memoria implica subentender a la posicin direccionada por el contenido del registro pareado H; evidentemente se supone que en forma previa el registro pareado H fue cargado (con la direccin a la cual se quiere enviar el contenido del registro C... o cualquier otro registro). Al terminar de ejecutarse esta instruccin, en la posicin de memoria direccionada (indicada, sealada) por el registro pareado H, estar copiado (cargado) el contenido del registro C.
Sin embargo el conjunto de actividad que la CPU debe realizar para ejecutar una instruccin de este tipo es relativamente complejo.
Al traer la CPU el cdigo de una instruccin de este tipo (recuerde que es una instruccin de un byte y recuerde que el PC es automticamente incrementado durante el ciclo de traer), la CPU copia (carga) el contenido del registro pareado H en el registro buffer de direccin, hace que se haga presente el contenido del registro C en la barra de data y genera un pulso en MWR; despus de esto, la posicin de memoria indicada por el contenido del registro pareado H contendr la misma informacin que tena (o tiene) el registro C en el momento de ejecutarse esta instruccin.
Nota: En relacin a este tipo de instruccin, el contenido del registro H corresponde a los 8 bits ms significativos (byte ms significativo) y el contenido del registro L a los 8 bits menos significativos (byte menos significativo) de la direccin de memoria.
Posteriormente el PC (ya incrementado) se har presente en la barra de direccin, direccionando la prxima instruccin que sigue en la memoria a continuacin de nuestra instruccin mover el contenido de registro C a la memoria.
IR A
INDICADOR DE PILA Y PILA (STACK POINTER AND STACK)

La pila, como un conjunto de registro o (exclusive) como un sector de memoria RAM cuya funcin principal es almacenar (para salvar) el contenido del PC frente a una instruccin de llamada a subrutina y posteriormente poder restituir el contenido original del PC frente a una instruccin de retorno. En una CPU como la 8080 8085 la pila (stack) est formada por un sector de la memoria RAM a partir de cierta posicin direccin que es especificada por el contenido del registro indicador de pila (stack, pointer), registro de 16 bits que est dentro de la CPU. Esta es la funcin del registro interno de la CPU denominado indicador de pila (SP, Stack pointer, indicador de pila). Hay una instruccin de tres bytes que permite cargar (en forma inmediata) a este registro; el primer byte de esta instruccin siendo el cdigo de operacin y el byte 2 (byte menos significativo) y byte 3 (byte ms significativo) de la instruccin (operando) implicando una direccin; direccin que indica una posicin de la memoria RAM a partir de la cual ser usada como pila (Stack). Inicialmente en relacin a los microcomputadores la pila fue (y en algunos todava lo es), un conjunto de registros de carga paralela organizados de tal forma que el contenido de cada uno de ellos es transferido al siguiente al meter (push) una nueva informacin, como sugiere la figura siguiente. apunte : arquitectura de computadores, para la carrera Adm. Redes y Soporte Computacional. Diseado por Daniel Zarate Valenzuela.
Tal conjunto de registros estaba inicialmente asociado directamente al PC.
La figura a) muestra la pila con su entrada / salida de data.
La figura b) despus de meter (empujar un primer dato).

La figura c) despus de meter un segundo dato.
La figura d) despus de meter un ensimo dato.

La figura e) despus de sacar (pop) un dato.
No se pierda de vista que la funcin principal de la pila es salvar el contenido del PC en el caso de una llamada a subrutina. El hecho de que la pila est formada por varios niveles, por varios registros, permite que dentro de una subrutina se puede llamar a otra subrutina y as sucesivamente, lo cual se denomina enlace (nested) de subrutinas. Inicialmente esta pila, este conjunto de registros, realmente estaba implementado dentro de la CPU y asociado directamente al PC, pero esto tiene el inconveniente que la cantidad de registros siempre estar limitada a un nmero relativamente pequeo, lo cual implica que las llamadas a subrutinas dentro de otras subrutinas estar limitada por el nmero de estos registros. La figura siguiente muestra la accin del indicador de pila y pila frente a una llamada a subrutina; se supone que si en un programa principal existe un llamado a subrutina, en forma previa, slo una vez dentro del programa principal, el registro indicador de pila habr sido cargado mediante la instruccin adecuada, con la direccin que define la posicin de memoria a partir de la cual ser usada como pila.
IR A
MEMORIA.
Se trata de una memoria capaz de almacenar palabras de 8 bits. Recordemos que una palabra de 8 bits tambin recibe el nombre de byte. Para almacenar una palabra de 8 bits (un byte) en dicha memoria, es necesario poner una direccin en binario en los terminales de direccin (direccin que identifica a una posicin especfica de esa memoria), poner el byte que se desea almacenar en los terminales de entrada de data y actuar con pulso sobre el terminal de escritura MWR (M Write). Para leer una posicin de memoria, es necesario poner la direccin (en binario en los terminales de direccin) de la posicin de memoria que se desea leer y aplicar un pulso al terminal de lectura MRD (M Read) y as el byte de la posicin de memoria especificada (direccionada) se hace presente en los terminales de salida de la memoria. Tambin en la memoria que aparece en el diagrama, es posible apreciar que slo existen 8 terminales relacionados con la data de alguna posicin de memoria. Estos terminales actan tanto como terminales de entrada para cargar (escribir) un byte en alguna posicin de memoria, como terminales de salida para recibir (leer) un byte de alguna posicin de memoria. Es decir, son terminales bidireccionales que en un momento pueden actuar como terminales de salida y en otros como terminales de entrada apunte : arquitectura de computadores, para la carrera Adm. Redes y Soporte Computacional. Diseado por Daniel Zarate Valenzuela.
IR A
Por ahora supongamos que nuestra memoria acta de acuerdo a la siguiente tabla de verdad en relacin a los terminales MWR, MRD y terminales de entrada / salida de data. Note que el nivel activo de MWR y MRD es el nivel bajo.
MWR
MRD
Terminales de entrada / salida
1
1 0
1
0 1
Alta impedancia
Lectura terminales de data actan como terminales de salida. Escritura terminales de data actan como terminales de entrada
No permitido.
Ntese tambin que en nuestra memoria figuran 16 terminales de direccin. Esto significa que nuestra memoria es capaz de almacenar 65536 bytes, desde la posicin 0 a la posicin 65535, es decir, estamos hablando de una memoria de una capacidad de 64 K bytes.
IR A
UNIDAD ARITMTICA Y LGICA

Tambin denominada (ALU, Aritmetic Logic Unit). La unidad aritmtica y lgica est formada por el registro A (acumulador), el registro temporal, un sumador paralelo para dos nmeros binarios de 8 bits cada uno y un registro de 5 bits, el cual es ms conveniente considerarlo como 5 flip flop indicadores (fags = banderas), indicadores de alguna condicin especial resultante de alguna operacin efectuada en la ALU (Arithmetic Logic Unit, Unidad Aritmtica y Lgica). Las operaciones lgicas que se desarrollan en ALU implican la realizacin de la funcin AND, funcin OR, CR Exclusive, entre el contenido de algn registro y el contenido del acumulador; estas funciones lgicas se efectan bit a bit entre los registros implicados, quedando el resultado en el registro acumulador. Otras operaciones lgicas son rotar el contenido del acumulador (a la izquierda o a la derecha) y complementar el contenido del acumulador. El registro de banderas (Flags) est formado por cinco flip flop indicadores llamados C de Carry, rebasamiento o arrastre; Z de Zero, Cero; P de Parity, Paridad; S de Sing, Signo y AC de Auxiliary Carry, rebasamiento o arrastre auxiliar.
IR A
Es un Hall en donde llegan los datos provenientes de la barra de DATA y all esperan hasta que la CPU procese la informacin que ya tiene, almacena la informacin hasta que pueda ser procesada por la Unidad De Control.
Buffer Barra de Data
IR A
UNIDAD DE
La unidad de Control, como su propio nombre indica, es la encargada de controlar la operacin de los componentes de la CPU, y tambin los elementos externos a ella, mediante el envi de seales de control. Su trabajo consiste en encargarse de: Controlar la secuencia de instrucciones a ser ejecutadas. Controlar el flujo de datos entre las diferentes partes que forman un ordenador. Interpretar las instrucciones. Regular tiempos de acceso y ejecucin en el procesador. Enviar y recibir seales de control de perifricos externos.
CONTROL
IR A
Se llama Disco Duro (en ingls Hard disk, abreviado con frecuencia HD o HDD) al dispositivo encargado de almacenar informacin de forma persistente en una computadora. Los discos duros generalmente utilizan un sistema de grabacin magntica analgica. En este tipo de disco encontramos dentro de la carcasa una serie de platos metlicos apilados girando a gran velocidad. Sobre estos platos se sitan los cabezales encargados de leer o escribir los impulsos magnticos. Hay distintos estndares a la hora de comunicar un disco duro con la computadora. Los ms utilizados son IDE/ATA, SCSI, y SATA, este ultimo siendo de reciente aparicin. Tal y como sale de fbrica el disco duro no puede ser utilizado por un sistema operativo. Antes tenemos que definir en l un formato de bajo nivel una o ms particiones y luego hemos de darles un formato que pueda ser entendido por nuestro sistema.
MEMORIA PRINCIPAL
Hard Disk (Disco Duro)
La estructura fsica de un disco es la siguiente: un disco duro se organiza en platos (PLATTERS), y en la superficie de cada una de sus dos caras existen pistas (TRACKS) concntricas, como surcos de un disco de vinilo, y las pistas se dividen en sectores (SECTORS). El disco duro tiene una cabeza (HEAD) en cada lado de cada plato, y esta cabeza es movida por un motor servo cuando busca los datos almacenados en una pista y un sector concreto. El concepto "cilindro" (CYLINDER) es un parmetro de organizacin: el cilindro est formado por las pistas concntricas de cada cara de cada plato que estn situadas unas justo encima de las otras, de modo que la cabeza no tiene que moverse para acceder a las diferentes pistas de un mismo cilindro. En cuanto a organizacin lgica, cuando damos formato lgico (el fsico, o a bajo nivel, viene hecho de fbrica y no es recomendable hacerlo de nuevo, excepto en casos excepcionales, pues podra dejar inutilizado el disco) lo que hacemos es agrupar los sectores en unidades de asignacin (CLUSTERS) que es donde se almacenan los datos de manera organizada. Cada unidad de asignacin slo puede ser ocupado por un archivo (nunca dos diferentes), pero un archivo puede ocupar ms de una unidad de asignacin.
Los discos duros se diferencian entre si por el tipo de conector que utilizan, estos se dividen en 3 que son:
DISCOS DUROS SATA O SERIAL ATA
DISCOS DUROS IDE/ATA
DISCOS DUROS SCSI
IR A

Arquitectura de Computadores

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Arquitectura de Computadores

Hochgeladen von

Copyright:

Verfügbare Formate

ARQUITECTURA DE

PUERTAS DE ENTRADA YDE SALIDA

MUNDO EXTERNO MEDIO AMBIENTE

UNION DE LA CPU Y LA MEMORIA

BARRA DE CONTROL DE BUS

Traer una Instruccin

SUBRUTINA Y PROGRAMA PRINCIPAL

INSTRUCCIONES RELATIVAS A LAS PUERTAS DE ENTRADA Y DE SALIDA

ORGANIZACIN DE MEMORIA Y PUERTAS DE ENTRADA Y SALIDA

CICLOS DE LECTURA Y ESCRITURA DE MEMORIA

Desde cierto punto de vista, el trabajo de la CPU se reduce:

CICLO DE LECTURA DE MEMORIA

B. Data comp. Data de la mem. Term. Entrada

CICLO DE ESCRITURA DE MEMORIA

B. Data comp. Data de la mem. Term. Salida

DECODIFICADORES Y MEMORIAS EN CIRCUITO INTEGRADO

Decodificador 3/8 lneas

MEMORIAS EN CIRCUITO INTEGRADO

REGISTROS DE CARGA PARALELA

CICLOS DE LECTURA Y ESCRITURA DE PUERTAS

SELECCIN Y ORGANIZACIN DE PUERTAS

Buffer Barra de Direccin PC Contador de Programa (16 bits)

SP Indicador de Pila H (8 bits) L (8 bits) E (8 bits) C (8 bits)

Z (8 bits) Buffer barra de Data 8 bits

SUMADOR Flags. FlipFlops Banderas 5 bits indicadores

PUERTAS DE SALIDA Y DE ENTRADA.

REGISTRO Y DECODIFICADOR DE INSTRUCCIN

FLAGS O BANDERAS DE AVISO

REBASAMIENTO O ARRASTRE AUXILIAR.

COMO FUNCIONAN LOS FLIP-FLOP

CIRCUITO DE FLIP-FLOP TRABAJANDO

INDICADOR DE PILA Y PILA (STACK POINTER AND STACK)

Tal conjunto de registros estaba inicialmente asociado directamente al PC.

La figura a) muestra la pila con su entrada / salida de data.

La figura b) despus de meter (empujar un primer dato).

La figura d) despus de meter un ensimo dato.

Terminales de entrada / salida

UNIDAD ARITMTICA Y LGICA

Buffer Barra de Data

Hard Disk (Disco Duro)

DISCOS DUROS SATA O SERIAL ATA

DISCOS DUROS IDE/ATA

DISCOS DUROS SCSI

Das könnte Ihnen auch gefallen