E

4 3 2 3

5/6/12

Universidad Tcnica de Manab

Facultad de Ciencias Informticas Integrantes: Mario Naula Darwin Chvez Rafael Basurto
5/6/12

El objetivo de la educacin es la virtud y el deseo de convertirse en un buen ciudadano. Jean de la Fontaine Excelente , maestro es aquel, que enseando poco, hace nacer en el alumno el gran deseo de aprender. Annimo 5/6/12

Facultad de Ciencias Informticas

Misin Formar profesionales Visin Ser una unidad con

eficientes en el campo de las Ciencias Informticas, que con honestidad, equidad y solidaridad, den respuesta a las 5/6/12 necesidades de la

alto prestigio acadmico con eficiencia, transparencia y calidad en la educacin, organizada en sus actividades,

PLANIFICADOR DE LA CPU La planificacin es una funcin esencial del

SO.
La transicin de la CPU entre los procesos

permite mayor computadora.

productividad

de

la

Objetivo de la multiprogramacin Para que no se desperdicie el tiempo de

espera entre un proceso y otro

Cuando
5/6/12

existen varios procesos en la memoria a la vez. Y uno de ellos tiene que esperar el SO le retira el CPU.

CICLO DE RFAGA DE LA CPU Y DE E/S

5/6/12

Planificador de la CPU

5/6/12

PLANIFICACIN APROPIATIVA Las decisiones de planificacin ocurre en las

1.Transicin del estado de ejecucin al estado de espera. 2.Estado de ejecucin al estado de listo 3. Estado de espera al estado de listo

siguientes circunstancias:

4. Terminacin de un proceso

Esquema no cooperativo (1-4), una vez que la

CPU ha sido asignada a un proceso, ste 5/6/12 conserva el procesador hasta que el mismo se

DESPACHADOR
Es el mdulo que facilita el control de la

CPU y comprende:
Transicin de contexto Transicin a modo de usuario. Saltar a la localidad apropiada.

5/6/12

Existen varios criterios para comparar los algoritmos de planificacin de la CPU, y tenemos:
Utilizacin de la CPU: para mantener bien

CRITERIOS DE PLANIFICACIN

ocupada a la CPU un sistema real debe estar entre 40% y 90%. procesos

Rendimiento: si el CPU est ejecutando Tiempo de entrega: el ms importante Tiempo de espera: es la suma de los periodos
5/6/12

esperando en la cola de listos.

ALGORITMOS DE PLANIFICACIN le Comprende en decidir a cul proceso se

asignara la CPU. Existen varios algoritmos de planificacin: al primer proceso que lo solicita y su implementacin se maneja con una cola FIFO, sin embargo el tiempo de espera es muy Proceso Tiempo de rfaga extenso. Ej.
P1 P2 P3 24 3 3

Esquema FCFS.- consiste en asignar la CPU

5/6/12

Ventajas:
Sencillez Cdigo fcil de escribir y atender.

Desventajas:
El tiempo de espera no es mnimo, puede variar

de forma importante si los tiempos de rfaga varan considerablemente.

El FCFS no es apropiativo FCFS es conflictivo para algunos sistemas

compartidos, en donde es importante que cada usuario obtenga la CPU a intervalos regulares.

Efecto convoy: espera de los procesos a que

5/6/12

el proceso grande libere la CPU.

asocia con cada proceso la longitud de su siguiente rfaga de CPU. Cuando la CPU est libre, se le asigna al proceso que tiene la rfaga siguiente ms pequea de la CPU. Ventajas: El tiempo de espera promedio disminuye. Se emplea con frecuencia en la planificacin a largo plazo Puede ser apropiativo o no apropiativo. Desventajas: Conocer la longitud de la siguiente solicitud de la CPU No puede implementarse a nivel de la planificacin de la CPU a corto plazo. Cuando no se puede conocer la longitud se trata 5/6/12

ALGORITMOS DE PLANIFICACIN Esquema Shortest Job First: este algoritmo

Ej. Esquema Shortest job First:

El tiempo de espera es de 0 mls. Para el P1,

24 para el P2, y 27 para el p3. el tiempo de espera promedio es igual a: (0+ 24+27)/3=17 mls.
5/6/12

Esquema: Planificacin por Prioridad. El SJF es un caso especial de este algoritmo

de planificacin. Una prioridad est asociada a cada proceso, y la CPU se asigna al proceso con la prioridad ms alta, es decir, mayor rfaga menor prioridad. Ventajas: Puede ser apropiativo o no apropiativo Definicin de prioridad interna o externa

Desventajas: El tiempo de espera promedio disminuye. Se emplea con frecuencia en la planificacin a largo 5/6/12 plazo

Ej. Esquema por Prioridad

El t de espera promedio es de 8.2 mls.

5/6/12

Esquema: Planificacin Round Robin (RR) Est diseado para sistemas de t compartido.

Son similares a la planificacin FCFS.

Ventajas: Su implementacin usa una cola de tipo FIFO. El planificador toma el primer proceso de la cola, fija un temporizador para interrumpir y despacha el proceso. Luego suceder una de dos opciones: 1. Un proceso tal vez tenga una rfaga de CPU de menos de un Q, si es as, el CPU ser liberado voluntariamente. 2. Caso contrario, si la rfaga de la CPU del proceso que est en ejecucin es mayor a un Q, el temporizador se apagar y provocar 5/6/12 una interrupcin que se comunica al SO.

Desventajas: El rendimiento depende del Q. El t de espera a menudo es extenso.

Ej. Planificador RR Si tenemos 3 procesos con un t de rfaga de 24, 3, 3 respectivamente . Y si utilizamos un Q de 4 mls, entonces el P1 obtiene los 4 mls. Debido a que requiere otros 20 mls, es suspendido despus del primer Q, y la CPU se asigna al siguiente proceso en cola, el P2, debido a que el P2 no requiere 4 mls, abandona antes de que expire su Q, una vez que cada proceso ha recibido un Q, la CPU se devuelve al proceso P1, para un Q adicional. t promedio es 17/3 = 5.66 mls 5/6/12

Planificacin de colas de niveles Mltiples Para procesos que se clasifican en grupos diferentes. Ej. De primer plano (interactivos) y segundo plano (lotes), estos grupos tienen distintos requerimientos con relacin al t de respuesta. Esquema: Este algoritmo divide la cola de listos en varias colas separadas. Los procesos se asignan de forma fija la una cola, en base a alguna propiedad del con colas mltiples con 5 Ej. Algoritmo de planif. proceso. Adems cada cola tiene su propio algoritmo de planif. colas 1. Procesos del sistema 2. Procesos Interactivos 3. Procesos de edicin interactivos 4. Procesos por lotes 5/6/12 5. Procesos de estudiantes

Planificacin con colas de niveles mltiples

y retroalimentacin.
Permite que un proceso se mueva entre colas. Esquema: La idea es separar procesos con

diferentes caractersticas de rfaga de CPU. Si un proceso emplea demasiado t de la CPU sera movido a una cola de menor jerarqua. Este esquema deja a los proceso limitados por E/S y a los proceso internos en las colas de prioridad alta. en una cola de baja prioridad puede ser movido a una cola de mayor prioridad. Impidiendo la inanicin. 5/6/12

Similarmente, si un proceso espera demasiado t

Ejemplo:

Colas de niveles mltiples y retroalimentacin, donde existen 3 colas, el planificador ejecuta primero todos los procesos de la cola 0; slo cuando la cola est vaca, se ejecutarn los procesos de la cola 1

5/6/12

PLANIFICACIN DE PROCESOS MLTIPLES en trminos de Procesadores homogneos

funcionalidad, de forma que permita usar cualquier procesador disponible para ejecutar cualquier P de la cola.

Comparticin

de carga sucede cuando existen varios procesadores disponibles. Cola distinta p/c procesador planif.

Esquema: puede usar una de dos enfoques de

1. Multiprocesamiento Simtrico.- Donde cada

procesador se planifica a si mismo. Es decir, cada procesador examina la lista comn de 5/6/12 procesos listos y selecciona alguno

PLANIFICACION EN TIEMPO REAL Comprende la planificacin necesaria para

soportar clculos en t real, y existen de dos tipos.
Tiempo

real estricto.- para completar tareas crticas en un lapso de t avalado. Normalmente un proceso viene junto con una declaracin de t que necesitar requiere que el planificador conozca el t exacto para cada funcin del SO

Garanta bajo reservacin de recursos que

Tiempo real suave.- cuando requiere que

los procesos crticos reciban prioridad sobre 5/6/12 menos afortunados. La implementacin los

EVALUACIN DE Existen ALGORITMOS muchos algoritmos de planificacin

con sus propios parmetros, lo cul puede presentar dificultades. Entonces es importante definir los criterios a usar para seleccionar un algoritmo. definir las medidas como:

La seleccin de un algoritmo tambin conlleva

Maximizar el uso de la CPU, bajo la restriccin de que el t mximo de respuesta sea 1 segundo. Maximizar el rendimiento de manera que el t de entrega sea linealmente proporcional al t total de ejecucin.

existen 5/6/12

varios mtodos de evaluacin

MODELADO DETERMINSTICO Evaluacin analtica.- usa el algoritmo y la

carga de trabajo del sistema para producir una frmula o nmero que evale el desempeo del algoritmo para dicha carga de trabajo

Esquema: Este modelado es un tipo de

evaluacin analtica, este mtodo toma una carga de trabajo particular, definida anteriormente, y determina el desempeo de cada algoritmo para dicha carga. permitiendo

Ventaja: Este modelo es sencillo y rpido,

proporciona nmeros exactos comparar los algoritmos 5/6/12

Ejemplo: en el supuesto de que tenemos la

carga de trabajo siguiente. Los cinco procesos llegan en el momento 0, en el orden dado, con la rfaga de CPU.
P1, P2, P3, P4, P5 con el t de rfaga 10, 29, 3,

7, 12 respectivamente. (10 mls)

Si consideramos los algoritmos FCFS, SJF y RR

para este conjunto de procesos. Verificar qu algoritmo producir el t de espera promedio mnimo. (0+10+29+42)/5=28 (10+32+0+3+20)/5=13 5/6/12

MODELOS DE ASIGNACIN DE COLAS el Sistema de El anlisis de redes de colas.cmputo se describe como una red de servidores, cada servidor tiene una cola de procesos en espera. Conociendo las tasas de llegada y las tasas de servicio, podemos calcular la utilizacin, la longitud promedio de la cola, el t de espera promedio, etc.
Frmula de Little.- es una ecuacin que

permite conocer un tercer valor, conociendo 2, es til debido a que es vlida para cualquier algoritmo de planificacin y distribucin de llegadas.
5/6/12 Ej. Si sabemos que cada segundo (promedio)

Se realizan para obtener evaluaciones ms

SIMULACIONES

exactas de los algoritmos de planificacin. Implica programar un modelo del sistema de cmputo. Las estructuras de datos de software representan los componentes.
El simulador tiene una var que representa un

reloj; a medida que se incrementa el valor de la var, el simulador modifica el estado del sistema para reflejar las actividades de los dispositivos, los procesos y el planificador
La

5/6/12

simulacion permite conocer una recopilacin estadstica del funcionamiento del algoritmo.

IMPLEMENTACIN
La simulacin no basta. La nica forma de

completamente de evaluar un algoritmo de planificacin consiste en codificarlo, introducirlo en el SO y probarlo. Lo cual permitir colocar al algoritmo real en el sistema para su anlisis de evaluacin en condiciones reales.
Dificultades: Costo elevado El ambiente en el que se usa el algoritmo se

transformar. En su forma usual, a medida que se escriben nuevos programas y el tipo 5/6/12 de problema, como tambin como resultado