Beruflich Dokumente
Kultur Dokumente
MOSFET canal N
Al aplicar una tensión de control en la compuerta del dispositivo, cuyo sentido y
polaridad es: positivo (1 lógico) induce canal en los MOSFET N (continuidad entre
D y S).
Al aplicar una tensión de control en la compuerta del dispositivo, cuyo sentido o
polaridad es: negativo (0 lógico) no induce canal en los MOSFET N (discontinuidad
entre D y S)
MOSFET canal P
Al aplicar una tensión de control en la compuerta del dispositivo, cuyo sentido y
polaridad es: positivo (1 lógico) no induce canal en los MOSFET P (discontinuidad
entre D y S).
Al aplicar una tensión de control en la compuerta del dispositivo, cuyo sentido o
polaridad es: negativo (0 lógico) induce canal en los MOSFET P (continuidad entre
D y S)
En las familias lógicas CMOS se utiliza pares complementarios, es decir que los operadores
se implementan utilizando simultáneamente MOSFET de canal N y canal P con sus entradas
de control (terminal de compuerta G) interconectados como un único elemento de control.
𝑉𝐶𝐶 5𝑉
𝐼𝐶 𝑆𝐴𝑇 = = = 5𝑚𝐴
𝑅𝐶 1𝐾𝛺
IC SAT = 5Ma
𝐼𝐵 = 𝐼𝐶
𝛽
El peor caso sería tener el beta igual a 110, obteniendo así una de colector pequeña.
Entonces:
𝐼𝐶 5𝑚𝐴
𝐼𝐵 = =
𝛽 110
𝐼𝐵 = 0.045 𝑚𝐴
𝑉𝐶𝐶 = 𝐼𝐵 𝑅𝐵 + .07𝑉
𝑉𝐶𝐶 − 0.7𝑉
𝑅𝐵 =
𝐼𝐵
𝑅𝐵 = 95.56 𝑘Ω
𝑅𝐵 = 82 𝑘Ω
Con este valor se tiene:
𝐼𝐵 = 0.052 𝑚𝐴
𝐼𝐶 𝑚𝑖𝑛 = 5.72 𝑚𝐴
𝑉𝐶𝐸 = 𝑉𝐶𝐶
SIMULACION EN PROTEUS
A B A+B
0 0 0
0 1 1
1 0 1
1 1 1
SIMULACIÓN EN PROTEUS
A B AB
0 0 0
0 1 0
1 0 0
1 1 1
SIMULACIÓN EN PROTEUS
A B C A (B+C) A*(B+C)
0 0 0 1 0 0
0 0 1 1 1 1
0 1 0 1 1 1
0 1 1 1 1 1
1 0 0 0 0 0
1 0 1 0 1 0
1 1 0 0 1 0
1 1 1 0 1 0
SIMULACIÓN EN PROTEUS
SIMULACIÓN EN PROTEUS
A B A x B
0 0 0
0 1 1
1 0 1
1 1 0
SIMULACIÓN EN PROTEUS
Interconectamos los transistores de canal P en una estructura tótem pole (uno sobre el otro)
y los transistores de canal N en paralelo (fuente con fuente y drenador con drenador)
interconectadas ambas estructuras por las compuertas tal como se indica en la figura, se
obtiene un operador NOR de dos entradas, para incrementar el número de entradas se debe
agregar de manera similar un par de transistores en la misma topología del circuito.