Beruflich Dokumente
Kultur Dokumente
Supp Mat 2 PDF
Supp Mat 2 PDF
Zusätzliches Material
Mathieu Luisier
Institut für Integrierte Systeme, ETH Zürich
| 23.09.18 | 1
ODER Verknüpfung
Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang)
wahr ist, dann ist Aussage Y (Ausgang) wahr
(1) Schalterlogik:
𝑨
VDD=0.8 V 𝒀 Parallelchaltung
UR=0
R>0
𝝋𝒀 =0 Masse
I=0 𝑩 Widerstand
(2) Wahrheitstabelle:
A B Y
0 0 0
& 0 V (Masse)
0 =
0 1 1
1=& 0.8 V (VDD)
1 0 1
1 1 1 | 23.09.18 | 2
ODER Verknüpfung
Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang)
wahr ist, dann ist Aussage Y (Ausgang) wahr
(1) Schalterlogik:
𝑨
IA=0 Parallelchaltung
VDD=0.8 V 𝒀
UR=VDD
R>0
𝝋𝒀 =VDD Masse
I=VDD/R IB=I 𝑩 Widerstand
(2) Wahrheitstabelle:
A B Y
0 0 0
& 0 V (Masse)
0 =
0 1 1
1=& 0.8 V (VDD)
1 0 1
1 1 1 | 23.09.18 | 3
ODER Verknüpfung
Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang)
wahr ist, dann ist Aussage Y (Ausgang) wahr
(1) Schalterlogik:
𝑨
IA=I Parallelchaltung
VDD=0.8 V 𝒀
UR=VDD
R>0
𝝋𝒀 =VDD Masse
I=VDD/R IB=0 𝑩 Widerstand
(2) Wahrheitstabelle:
A B Y
0 0 0
& 0 V (Masse)
0 =
0 1 1
1=& 0.8 V (VDD)
1 0 1
1 1 1 | 23.09.18 | 4
ODER Verknüpfung
Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang)
wahr ist, dann ist Aussage Y (Ausgang) wahr
(1) Schalterlogik:
𝑨
IA=I/2 Parallelchaltung
VDD=0.8 V 𝒀
UR=VDD
R>0
𝝋𝒀 =VDD Masse
I=VDD/R IB=I/2 𝑩 Widerstand
(2) Wahrheitstabelle:
A B Y
0 0 0
& 0 V (Masse)
0 =
0 1 1
1=& 0.8 V (VDD)
1 0 1
1 1 1 | 23.09.18 | 5
ÄQUIVALENZ-Verknüpfung, XNOR-GATTER
Wahrheitstabelle:
A B *∧𝐁
𝐒=𝐀 * 𝐐 = 𝐀∧𝐁 Y= 𝐒 ∨ 𝐐
0 0 1 0 1
0 1 0 0 0
1 0 0 0 0
1 1 0 1 1
| 23.09.18 | 6
Wahrheitstabelle eines UND-Gatters mit 3 Eingängen
Die Wahrheitstabelle eines UND-Gatters mit 3 Eingängen
besitzt 4 Spalten und 23=8 Zeilen
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
| 23.09.18 | 7
NOR-Gatter mit 4 Eingängen
A
≥1
B
Y
Zeit
NAND-Gatter
VDD=0.8 V 𝒀 𝑨 𝑩 𝑪
Widerstand
R>0
Masse
Schaltnezt
S
B
Y
C
R
Q
Logische Gleichung
𝐘= 𝐀 2 𝐁 2 𝐂 + (( 𝐁 2 𝐂 + 𝐀) 2 𝐂7)
| |
Schaltnetz zu analysieren (2)
Wahrheitstabelle
A B C S Q R Y
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 1 0 0 0 0 0
0 1 1 0 1 0 0
1 0 0 0 1 1 1
1 0 1 0 1 0 0
1 1 0 0 1 1 1
1 1 1 1 1 0 1
S= 𝐀 2 𝐁 2 𝐂 Q= 𝐁 2 𝐂 + 𝐀 R= 𝐐 2 𝐂7 𝐘= 𝐒+𝐑
| |
Schaltnetz zu analysieren (3)
Y = A2*
B 2 C7 + A 2 B 2 C7 + A 2 B 2 C
(1) (2) (3) | |