Technische Grundlagen der Informatik 1

Kapitel 3
Technologische Realisierung (Gatter)

Dr.-Ing. Kristian Ehlers

Institut für Technische Informatik
Universität zu Lübeck

nach den Vorlesungsunterlagen von Prof. Dr.-Ing. Erik Maehle

 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

• Sehr schneller technologischer Wandel.

• Formale Beschreibung von Schaltfunktionen (Kapitel 2) weitgehend unabhängig von technologischer Realisierung.

3.1 Grundlagen - Ohmsches Gesetz

• Beschreibt den linearen Zusammenhang zwischen Strom und Spannung an einem Widerstand
• Die Stromstärke 𝐼 (Einheit: Ampere [A]) in einem Leiter ist direkt proportional zur Spannung 𝑈 (Einheit: Volt [V]) zwischen den
Enden des Leiters.
• Der elektrische Widerstand 𝑅 (Einheit: Ohm [Ω]) wird als Quotient aus Spannung und Stromstärke definierte und ist konstant.
• Gleichungen
𝑈 𝑈 +
𝑅= 𝐼= 𝑈 =𝑅⋅𝐼
𝐼 𝑅 𝐼
• Stromfluss (technische Stromrichtung) ist von + nach – und damit entgegengesetzt zum
Elektronenfluss (physikalische Stromrichtung) definiert!
𝑈 𝑅
• Beispielaufgabe
Berechnen Sie den durch den Widerstand 𝑅 = 1𝑘Ω fließenden Strom 𝐼 bei einer (Ohmscher)
Widerstand
über dem Widerstand abfallenden Spannung von 𝑈 = 5V.
𝑈 5V −
𝐼= = = 0,005A = 5mA
𝑅 1000Ω

3-2
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Kirchhoffsche Gesetze
• Beschreiben die Strom- und Spannungsverhältnisse in elektrischen Schaltungen.

1. Kirchhoffscher Satz (Knotenpunktregel) I1

• Die Summe aller in einem Knotenpunkt
zusammenlaufenden Ströme ist Null. U1 R1
Knoten
$ Knoten
' 𝐼! = 0
U
I2 I3
!"#
U2 R2 U3 R3
• Die Summe der dem Knoten zufließenden
Ströme ist gleich der Summe der
I1
abfließenden Ströme. I5

I1+I2-I3-I4-I5 = 0 Knoten
Knoten
I4
I2
I3

3-3
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

2. Kirchhoffscher Satz (Maschenregel)

• Die Summe aller Spannungen in einer Masche ist Null.

$
I1
' 𝑈% = 0
%"# U1 R1 Zweig
Zweig

U
I2 I3
• Eine Masche ist ein geschlossener Umlauf
• Spannungen mit einem Richtungspfeil U2 R2 R3 U3
in Umlaufrichtung zählen positiv,
entgegen negativ
Masche
Masche

3-4
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Reihenschaltung von Widerständen

• In Reihe geschaltete Bauelemente werden vom selben Strom durchflossen.

U1 U2 Un
I
𝑈 = 𝑈# + 𝑈) + ⋯ + 𝑈$
R1 R2 Rn

U
• Gesamtwiderstand 𝑅&'(
– Einzelwiderstand, der denselben ohmschen Widerstand besitzt wie die betrachtete Schaltung.
U
$ I
𝑅&'( = ' 𝑅% Rges
%"#

– Im unverzweigten Stromkreis (Reihenschaltung) ist der Gesamtwiderstand gleich der Summe der
Teilwiderstände.
– Bei Reihenschaltung ist der Gesamtwiderstand größer als der größte Einzelwiderstand.
3-5
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Spannungsteilerregel I
U1 U2 Un

R1 R2 Rn
• Da alle Widerstände vom selben Strom durchflossen werden, gilt:
U

𝑈# 𝑈) 𝑈$ 𝑈
𝐼= = =⋯= =
𝑅# 𝑅) 𝑅$ 𝑅&'(

• Die Teilspannungen verhalten sich wie die Teilwiderstände

• Die Teilspannungen verhalten sich zur Gesamtspannung wie die Teilwiderstände zum Gesamtwiderstand

𝑈# 𝑅# 𝑅#
⇒ = =
𝑈 𝑅&'( 𝑅# + 𝑅) + ⋯ + 𝑅$
• Beispiel
R1

Uges 𝑈# 𝑅# 𝑈) 𝑅)
= beziehungsweise =
?U 𝑈) 𝑅) 𝑈 𝑅# + 𝑅)
R2 2

3-6
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Parallelschaltung von Widerständen

• Parallel geschaltete Bauelemente liegen an derselben Spannung.
I
I1 I2 In
U R1 U1 R2 U2 Rn Un

$
1 1
='
𝑅&'( 𝑅%
%"#
• Gesamtwiderstand 𝑅&'(
I
– Bei einer Parallelschaltung ist der Gesamtwiderstand kleiner als der kleinste
I1 I2
Einzelwiderstand.
𝑅# ⋅ 𝑅) U R1 U R2 U
𝑅*+, = = 𝑅# -𝑅)
𝑅# + 𝑅)

3-7
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Stromteilerregel
I
• Da alle Widerstände an derselben Spannung anliegen, gilt
I1 I2 In
𝑈 = 𝐼# ⋅ 𝑅# = 𝐼) ⋅ 𝑅) = ⋯ = 𝐼$ ⋅ 𝑅$ U R1 U1 R2 U2 Rn Un

• Die Teilströme verhalten sich umgekehrt wie die Teilwiderstände

• Ein Teilstrom verhält sich zum Gesamtstrom umgekehrt wie der Teilwiderstand zum Gesamtwiderstand

𝐼# 𝑅&'(
=
𝐼 𝑅#

• Beispiel I
I1 ? I2
𝐼# 𝑅) 𝐼# 𝑅)
U R1 U R2 U = beziehungsweise =
𝐼) 𝑅# 𝐼 𝑅# + 𝑅)
𝑅$ ⋅ 𝑅%
𝑅!"# =
𝑅$ + 𝑅%

3-8
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

3.2 Bipolare Schaltkreise - Bipolartransistor

• Bipolarer npn-Transistor in Emitterschaltung kann als Schalter betrieben werden (C: Kollektor, B: Basis, E: Emitter)

+Ub +Ub

• Positive Versorgungsspannung,
Ra Ra erforderlich, die an +Ub (+) und
C
Masse (-) angeschlossen
werden muss.
B
C IC
E
IB
• IB=0 => Schalter offen
Symbol
Symboleines
eines UCE= Ua Ua
• IB>0 => Schalter geschlossen
B T
bipolaren
bipolaren npn-
npn-Transistors UBE= Ue Ue
Transistors E IE

Masse Masse

• Fließt ein Strom IB>0 in die Basis B, ist der Widerstand zwischen Kollektor C und Emitter E klein.
• Ist der Basisstrom IB gleich 0, ist der Widerstand zwischen Kollektor C und Emitter E sehr groß.

3-9
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Interner Aufbau eines bipolaren npn-Transistors

E B
SiO 2

n Schnittbild:
p
n: n-Dotierung
n p: p-Dotierung

Si Quelle: Wikipedia
C

• Reines Halbleitermaterial (Silizium, Germanium) hat einen temperaturabhängigen Widerstand, der für technische Nutzung
wenig geeignet ist. Brechen Valenzelektronen bei der Temperaturerhöhung aus ihrer Bindung, entstehen bewegliche
Ladungen in Form von
– Elektronen (negative Ladungsträger)
– Defektelektronen oder ‘Löcher‘ (positive Ladungsträger)
• Durch „Dotierung“, d. h. Einbau von Störstellenatomen, kann man erreichen, dass temperaturunabhängig entweder
Elektronenleitung (n-Dotierung) oder Löcherleitung (p-Dotierung) dominiert. Die dominierenden Ladungsträger werden auch
als Majoritätsträger, die anderen als Minoritätsträger bezeichnet.
• Weitere Variante: pnp-Transistor (Spannungen umpolen!)

3 - 10
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Funktionsweise eines bipolaren npn-Transistors

• Vom Emitter werden Majoritätsträger in die niedrig dotierte, schmale Basiszone emittiert. Abhängig vom Basisstrom erreichen
diese Elektronen den Kollektor und es fließt ein Strom zwischen Emitter und Kollektor.
• Ist der Basisstrom Null (IB = 0), sperrt die Basis den Emitter-Kollektor-Strom (Transistor sperrt).
IB = 0
n-dotiert IB = 0
p-dotiert Schalter offen
n-dotiert

• Fließt ein Basisstrom (IB > 0), fließt auch ein Emitter-Kollektor-Strom (Transistor öffnet). Transistor kann als Verstärker und/oder
Schalter betrieben werden. Der Basisstrom IB ist viel kleiner als der Kollektorstrom IC! Das Verhältnis B=IC/IB heißt auch
Gleichstromverstärkung.

IB > 0 n-dotiert IB > 0

Schalter
p-dotiert
geschlossen
n-dotiert

[Link]

3 - 11
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Kollektor- und Basiswiderstand

+Ub
IC
• Kollektorstrom IC muss begrenzt werden, da der Transistor sonst
zerstört werden kann.
=> Kollektor- oder Arbeitswiderstand Ra Ra
• Typische Werte für Kleinsignal-npn-Transistoren
– Ub = 5V und IC = 5mA
– Bei „geschlossenen“ Transistor 𝑈&' » 0 gilt
C
𝑈) 5V IB Re
𝑅( = = = 1kΩ Ohmsches Gesetz B
𝐼* 5mA UCE= Ua
Ue UBE E
• Basisstrom IB darf nur recht klein sein, da sonst der Transistor zerstört
werden kann, wenn Ue = Ub am Eingang anliegt
=> Basiswiderstand zur Strombegrenzung
Andererseits muss er groß genug sein, um den Transistor voll Masse
durchzuschalten. • Bemerkung
• Typischer Wert für Kleinsignal-npn-Transistoren - Für reale Transistoren sind der Kollektor-Basiswiderstand und
- 𝐼+ = 500µA der Kollektor-Emitterwiderstand zwar sehr klein, aber nicht 0,
- Mit 𝑈" = 𝑈) = 5𝑉 und 𝑈,' » 0 gilt d.h. UBE>0 und UCE>0.
- Genauere Berechnung anhand von Kennlinien aus dem
𝑈- 5V
𝑅- = = = 10kΩ Ohmsches Gesetz Datenblatt.
𝐼+ 0,5mA

3 - 12
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Inverter IC
+U
+Ubb +U
+Ubb

Ra Ra

» Ub » Ub
C
IB Re IB = 0
B
UCE= UUaCE=Ua » Ub Ua » UUba
UU
e e=0V UBE E UU
e e=0V

0V Masse 0V Masse

𝑈" 𝑈# 𝐸 𝐴

→ 0V 𝑈! 0 1
E 1 A
1=
3 𝑈!
1 0=
3 0V

3 - 13
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Inverter IC
+U
+Ubb +U
+Ubb

Ra Ra

0V 0V
C
IB Re
B
UCE= UUaCE=Ua=0V Ua » 0V
Ua
UUe e= Ub UBE E UU
e e = Ub

0V Masse 0V Masse

𝑈" 𝑈# 𝐸 𝐴

0V 𝑈! 0 1
1=
3 𝑈!
E 1 A
→ 𝑈! 0V 1 0 0=
3 0V

3 - 14
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Reales Verhalten eines Inverters

Ue(t)
U

ideales Eingangssignal

t
Ua(t)
U reales Ausgangssignal
0.9 U

tr : Anstiegszeit
ts : Speicherzeit
0.1 U tf : Abfallzeit
tr ts tf t

• Keine Rechteckimpulse, sondern Anstiegs- und Abfallzeiten tr und tf.

• Gatterverzögerung (Speicherzeit ts).
• Real unterschiedliche Zeiten beim 0 -> 1 und beim 1 -> 0 Übergang!
• Idealisiert: Einheitsgatterlaufzeit t
3 - 15
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Definition von 0 und 1

Ua

U
1 High
UH
?
UL
0 Low
0 t
1
0
undef.

• Da die realen Signale gestört sind und schwanken, müssen für 0 und 1 Bereiche mit Hilfe von Schwellspannungen UL und UH
definiert werden:
– UH ≤ Ua ≤ U entspricht 1 (High-Pegel)
– 0 ≤ Ua ≤ UL entspricht 0 (Low-Pegel)
• Dazwischen (UL<Ua<UH) entstehen undefinierte Zustände durch die Anstiegs- und Abfallzeiten, die nicht eindeutig 0 oder 1
zugeordnet werden können.
3 - 16
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Spannungspegel
• In realen Schaltungen müssen abhängig von der Schaltkreisfamilie den logischen Werten Spannungsbereiche zugeordnet werden (High-Pegel
bzw. Low-Pegel). Beispiel: TTL-Pegel (Transistor-Transistor-Logik, siehe später)

Ue Ua

5V 5V
TTL-
1 INVERTER 1 High

1
2.4 V
2V
nicht definiert nicht definiert
Ue Ua
0.8 V 0.4 V
0 0 Low
0V
• Unterschiedliche Bereiche für Ein- und Ausgabe.
• Störabstand
Gibt an, wie stark das Ausgangssignal abweichen darf, bevor in einem nachgeschalteten Eingang der nicht definierte Bereich erreicht wird , d. h.
eine Störung auftritt.
• Beispiel TTL-Inverter: H-Pegel 2.4V – 2V = 0.4V, L-Pegel 0.8V – 0.4V = 0.4V

3 - 17
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Ein- und Ausgangsbelastung (Fan-In/Fan-Out)

• Fan-In – Zahl von Standardlasten, mit denen ein Eingang einen treibenden Ausgang belastet (z. B. TTL-Gatter: 1)
• Fan-Out – Zahl von Standardlasten, die der Ausgang eines Bausteins treiben kann (z. B. TTL-Gatter: 10)

Fan-Out
IeH ìêIa ú êIa ú ü
1 Fan - Out = Miníê L ú, ê H ú ý
= 10 îëIeL û ëIeH û þ
IeL IaH IeH
1 1 IeH:
IeL:
Max. Eingangsstrom bei High-Pegel
Max. Eingangsstrom bei Low-Pegel
.. IaH: Max. Ausgangsstrom bei High-Pegel
. IaL: Max. Ausgangsstrom bei Low-Pegel
Fan-In IeH
=1
1

• Bei Low-Pegel umgekehrte Stromrichtung gegenüber High-Pegel!

• Ausgangslasten durch nachgeschaltete Gatter können - abhängig von Technologie - das reale Ausgangssignal noch zusätzlich
erniedrigen (High-Pegel) bzw. erhöhen (Low-Pegel).

3 - 18
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
NOR-Gatter in RTL-Technik (Resistor-Transistor-Logic) 0=
1 0V =
1 Low

Ub
𝐸$ 𝐸% 𝐴 𝑈$ 𝑈% 𝑈#
Ub
→ 0 0 1 L L H
R2 0 1 L H
R2 1 0 H L
A
1 1 H H
R11 R12 Ua
E1 E2 U1 U2 1
Ua
Ue2 0 0
Ue1

≥1

3 - 19
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
NOR-Gatter in RTL-Technik (Resistor-Transistor-Logic) 0=
1 0V =
1 Low

Ub
𝐸$ 𝐸% 𝐴 𝑈$ 𝑈% 𝑈#
Ub 0 0 1 L L H
R2 → 0 1 0 L H L
R2 1 0 0 H L L
A
1 1 0 H H L
R11 R12 Ua
E1 E2 U1 U2 0
Ua
Ue2 0 1
Ue1

≥1
• Ausgang L, wenn mindestens ein Transistor leitet, d. h. am Eingang H anliegt
- „Parallelschaltung“
• Hinweise
- RTL war eine der ersten Logikfamilien, die als integrierte Schaltung mit kompletten Gattern auf einem Chip realisiert wurde. Bei integrierten
Schaltungen wird der Kreis um das Transistorsymbol in der Regel weggelassen.
- Kann auch mit diskreten Bauelementen realisiert werden.
- Auch mit mehr als zwei Eingängen möglich.
- ODER-Schaltung mittels nachgeschaltetem Inverter.
3 - 20
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
NAND-Gatter in RTL-Technik 0=
1 0V =
1 Low
Ub
𝐸$ 𝐸% 𝐴 𝑈$ 𝑈% 𝑈#

Ub → 0 0 1 L L H
R2 0 1 1 L H H
1 0 1 H L H
A 1 1
R2 H H
R11
E1 Ua
1
Ue1 U1
Ua 0
R12
E2 U2 &
Ue2 0

• Ausgang nur L, wenn alle Transistoren leiten, d. h. die Eingänge H sind

– „Serienschaltung“

3 - 21
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
NAND-Gatter in RTL-Technik 0=
1 0V =
1 Low
Ub
𝐸$ 𝐸% 𝐴 𝑈$ 𝑈% 𝑈#
0 0 1 L L H
Ub
R2 0 1 1 L H H
1 0 1 H L H

R11
A
R2 → 1 1 0 H H L

E1 Ua
0
Ue1 U1
Ua 1
R12
E2 U2 &
Ue2 1

• Ausgang nur L, wenn alle Transistoren leiten, d. h. die Eingänge H sind

– „Serienschaltung“

3 - 22
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

NMOS-Technologie
• n-Kanal MOS-FET (Metal-Oxide-Semiconductor Field-Effect Transistor) vom Anreicherungstyp (NMOS, N-Type, N-Kanal)

Gate
Source S G D Drain
SiO2 Gate aus Metall
(z. B. Aluminium)
n n

Substrat
Quelle: Conrad p Si

• In p-dotiertes Silizium-Substrat sind zwei n-dotierte Wannen eingelassen die mit den Anschlüssen Source (S) bzw. Drain (D)
verbunden sind.
• Oberhalb des Substrats befindet sich durch eine Oxidschicht (SiO2) getrennt eine Metallplatte (z. B. Aluminium), die mit dem
Anschluss Gate (G) verbunden ist (Metal-Oxide).
• Die Oxidschicht wirkt als Isolator, d. h. es kann kein Strom vom Gate G in das Substrat fließen.
• Wird eine positive Spannung an G angelegt, entsteht allerdings ein elektrisches Feld (vgl. Kondensator), welches das Substrat
beeinflusst.

3 - 23
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

n-Kanal-MOS-FET als Schalter

Gate Gate
0 +
Source S G D Drain Source S G D Drain
0 UGS + 0 UGS +
SiO2 SiO2

n n n -- -- -- -- -- -- n
+ + + + +
Substrat Substrat
p Si p Si

Schalter offen Schalter geschlossen

• Liegt am Gate G keine Spannung an (UGS=0), fließt kein Strom von Source S zu Drain D (Transistor sperrt).
• Wird an G eine positive Spannung angelegt, die größer als eine Schwellenspannung ist (UGS>UTH), werden negative
Ladungsträger (Elektronen) dicht unter dem Gate angezogen (Enhancement), positive Ladungsträger „Löcher“ verdrängt.
• Wichtig – Es fließt dabei kein Strom in das Gate, d.h. reine Spannungssteuerung!
• Es bildet sich ein leitender n-Kanal, über den Strom zwischen S und D fließt (Transistor leitet).

3 - 24
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Schaltsymbole
D D
D D
G
G G
G
S
S SS
n-Kanal Enhancement-MOS-FET p-Kanal Enhancement-MOS-FET

• Beide MOS-FETs können als (Spannungs-)Verstärker oder als Schalter betrieben werden. Als diskrete Bauelemente verfügbar,
aber auf Grund ihres einfachen Aufbaus besonders gut für integrierte Schaltungen (ICs) geeignet.
• Es gibt noch weitere MOS-FET-Typen, insbesondere n-Kanal bzw. p-Kanal Depletion – MOS-FETs. Diese leiten bei der Gate-
Spannung 0 über einen Kanal zwischen Source und Drain (selbstleitend).
• Wird eine positive bzw. negative Gate-Spannung angelegt, wird der Kanal zunehmend durch Verarmung (Depletion) an
Ladungsträgern abgeschnürt, bis der Transistor im Extremfall ganz sperrt. Er kann damit auch als Schalter betrieben werden, ist
aber mehr für Verstärker gebräuchlich.

3 - 25
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Inverter in NMOS-Technologie
Ub +Ub
𝐸$ 𝐴
T2 = R
Ra 0 1
1 0
A

T1 IG≈0
Ua Ua
E Ue
Ue E 1 A

• Transistor T1 arbeitet als Schalter (vgl. RTL), allerdings rein spannungsgesteuert.

• Arbeitswiderstand ist durch selbstleitenden Transistor T2 realisiert:
n-Kanal-Enhancement-MOS-FET mit direkt mit Drain verbundenem Gate.
• Leichter in integrierten Schaltungen realisierbar als ohmscher Widerstand.
• Gate kann direkt mit Masse (0V) oder mit Versorgungsspannung (Ub) verbunden werden, d. h. kein Widerstand am Gate erforderlich, da reine
Spannungssteuerung.
• Vorteile
– Es fließt praktisch kein Strom in G, die Steuerung erfolgt nur über die Spannung
– Ue = UGS (hochohmiger Eingang).
– Hohe Integrationsdichte durch einfachen Aufbau.
3 - 26
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

NAND-Gatter in NMOS-Technologie
Ub Ub
𝐸$ 𝐸% 𝐴
T3 = R
0 0 1
R2
A 0 1 1
Ua 1 0 1
T2
U1 1 1 0
E1
Ua U2
Ue1

E2
T1
&
Ue2 Serienschaltung von Transistoren T1
und T2 (vgl. RTL-NAND).

• Arbeitswiderstand ist durch selbstleitenden Transistor T3 realisiert:

selbstsperrender n-Kanal-Enhancement-MOS-FET (siehe Inverter).
• NOR-Gatter ganz entsprechend mit parallel geschalteten Transistoren T1 und T2 (vgl. RTL).
• PMOS-Inverter, NAND und NOR analog mit umgekehrten Spannungen.

3 - 27
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

CMOS-Technologie
• CMOS (Complementary metal-oxide-semiconductor)
• Kombination aus n-Kanal und p-Kanal-MOS-Transistoren, die stets komplementär arbeiten (Komplementärschaltungen).
• Ein Transistor sperrt immer, wenn der andere leitet und umgekehrt.
• Stromverbrauch daher nur beim Pegelwechsel, nicht im Ruhezustand, d. h. insgesamt niedriger Stromverbrauch.

Ub Ub

0 1
A A 1
1 0
0 1

3 - 28
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
CMOS-Inverter 0=
1 0V =
1 Low

Ub Ub E=0
– Negative Spannung UGS = -Ub am Gate von p-
T1 S
G Kanal-Transistor T1
A – Þ T1 leitet
– Nullpotential am Gate von n-Kanal-Transistor T2
0 D 1 00 11 – Þ T2 sperrt
E A – Ausgang A = 1
1 D 0
E=1
Ub
– Positive Spannung UGS = Ub am Gate von n-Kanal-
G S Transistor T2
T2 – Þ T2 leitet
A
– UGS = 0 für p-Kanal-Transistor T1
11 00 – Þ T1 sperrt
– Ausgang A = 0
1
3 - 29
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
CMOS-NAND-Gatter 0=
1 0V =
1 Low
Ub Ub
T1 T2

Ub Ub 𝐸$ 𝐸% 𝐴
→ 0 0 1
A 0 1 1
1 0 1
1 1
E1 0 1
T3
0
E2
&
T4

• Parallelschaltung von p-Kanal-Transistoren T1, T2

• Serienschaltung von n-Kanal-Transistoren T3, T4

3 - 30
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
CMOS-NAND-Gatter 0=
1 0V =
1 Low
Ub Ub
T1 T2

Ub Ub 𝐸$ 𝐸% 𝐴
0 0 1
A 0 1 1
1 0 1

0 → 1 1 0
E1 1
T3
1
E2
&
T4

• Parallelschaltung von p-Kanal-Transistoren T1, T2

• Serienschaltung von n-Kanal-Transistoren T3, T4

3 - 31
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
CMOS-NOR-Gatter 0=
1 0V =
1 Low
Ub

E1
Ub
T1 𝐸$ 𝐸% 𝐴

E2
→ 0 0 1
0 1
T2 1 0
1 1
A
1
0 0
T3 T4 ≥1

• Serienschaltung von p-Kanal-Transistoren T1, T2

• Parallelschaltung von n-Kanal-Transistoren T3, T4

3 - 32
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

1=
1 𝑈) =
1 High
CMOS-NOR-Gatter 0=
1 0V =
1 Low
Ub

E1
Ub
T1 𝐸$ 𝐸% 𝐴
0 0 1
E2
T2
→ 0 1 0
1 0 0
1 1 0
A
0
0 1

T3 T4 ≥1

• Serienschaltung von p-Kanal-Transistoren T1, T2

• Parallelschaltung von n-Kanal-Transistoren T3, T4

3 - 33
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Integrierte Schaltungen für digitale Systeme

Integrierte
Schaltungen

Anwender-
Standard
spezifisch

Anwender- Anwender
programmierbar Teilentwicklung

Re- Voll Anwender-

Fest vorgegeben Programmierbar Gate-Arrays Standardzellen
programmierbar spezifisch

• Standardschaltungen
– Entwickler sucht sich aus einem Spektrum angebotener Bausteine die passenden aus.
– fest vorgegeben oder programmierbar (einmal oder mehrmals)
• Anwenderspezifische Schaltungen (ASICs = Application Specific Integrated Circuits)
– Entwickler trägt einen Teil oder alles zur Entwicklung der Schaltung bei.
– Gate Arrays: Hersteller fertigt Gatterstruktur, Entwickler legt Verbindungsstruktur fest.
– Standardzellen: Bibliothek von Zellen, die der Entwickler mittels CAD-System zum Entwurf kombiniert.
– voll anwenderspezifisch: Anwender entwickelt vollständige Schaltung.
3 - 34
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Standardschaltungen – Fest vorgegebene Schaltungen

Beispiel – TTL-Bausteinfamilie
Ub =+5V V CC

14 13 12 11 10 9 8
• z. B. 7400 – 4 NAND-Gatter

Quelle: Wikipedia
DIL (Dual In Line) Package
1 2 3 4 5 6 7

GND Masse
• Bipolare Schaltungen heute meist in sog. Low-Power • TTL (Transistor-Transistor-Logik) verwendet spezielle
Schottky (74LSx) Technologie. Auch in CMOS-Technologie bipolare Transistoren, um die elektrischen Eigenschaften zu
erhältlich (74HCx). verbessern.
• 74er-Reihe – Praktisch alle Gatter und Grundschaltungen in
niedriger bis mittlerer Integrationsdichte verfügbar.
3 - 35
 Technische Grundlagen der Informatik 1
Kapitel 3 – Technologische Realisierung (Gatter)

Zusammenfassung
• Technologische Realisierung von logischen Gattern mittels Transistoren, die als Schalter betrieben werden. Wirken gleichzeitig
auch als Verstärker.
• Bipolare Transistoren (z. B. npn-Transistoren) steuern mittels eines kleinen Basisstroms einen größeren Emitter-Kollektorstrom.
Daher ist neben dem Arbeitswiderstand ein Basiswiderstand zur Pegelanpassung erforderlich (RTL – Resistor-Transistor Logik).
• MOS-Feldeffekttransistoren (FET) steuern mittels einer Spannung am Gate den Strom zwischen Source und Drain. Kein Gate-
Widerstand erforderlich. Arbeitswiderstand wird meist ebenfalls mittels MOS-FET realisiert.
• CMOS-Schaltungen verwenden ein komplementäres Pärchen aus p- und n-Kanal MOS-FETs, als Schalter bzw. aktiven
Arbeitswiderstand. Damit fließt nur beim Umschalten ein Strom.
• Inverter als Grundschaltung, NOR-Gatter durch Parallelschaltung von Transistoren, NAND-Gatter durch Serienschaltung. Damit
alle Schaltfunktionen realisierbar. Gilt für alle drei Technologien.
• Gatter aus diskreten Bauelementen heute kaum noch üblich, sondern Integrierte Schaltkreise (ICs) mit bis zu Milliarden von
Gattern (vor allem CMOS).
• ICs gibt es als Standardschaltungen oder ASICs. Wichtiges Beispiel für Standardschaltungen: 74er Serie (u. a. TTL oder CMOS-
Technologie).
• Weitere Technologien und ICs in TGI 2.

3 - 36
Technische Grundlagen der Informatik 1

Kapitel 3
Technologische Realisierung (Gatter)

Vielen Dank für Eure Aufmerksamkeit!

Dr.-Ing. Kristian Ehlers

Institut für Technische Informatik
Universität zu Lübeck