DT Summary

Digitaltechnik
Zusammenfassung
Souphiane Bensalim
July 12, 2022
OneNote 04.03.22, 21:59
VL01 + VL02
Saturday, 19. February 2022 20:40
Was sind die 3 Y? Beispiel dazu?
Bsp. Regularität: Gleiche Schlösser in unterschiedlichen Schäften
Wie kann man ganze Zahlen im Binär darstellen?
• Natürliche Zahlen: vorzeichenloses Stellenwertsystem
• Ganze Zahlen:
Nachteil? --> inkompatibel mit binärer (unsigned) Addition + nicht eindeutig: doppelte
Darstellung für null
• Ganze Zahlen: Zweierkomplement
https://euc-onenote.officeapps.live.com/o/onenoteframe.aspx?ui=e…rectionreason=Force_SingleStepBoot&rct=Medium&ctp=LeastProtected Page 1 of 3
OneNote 04.03.22, 21:59
Vorteil: kompatibel mit Addition + kein Überlauf bei Addition positiver und negativer Zahl
gleicher Breite .. Warum?
Warum füllt man auf mit Wert des Vorzeichen-Bits für Zweierkomplement Darstellung?
Bei 0..0 ist es klar, bei 1..1:
Grund für zero extension?
Vergleich der binären Zahlendarstellungen
OneNote 04.03.22, 21:59
Zwei Arten von Bitlängeerweiterung?

zero extension: Auffüllen mit führenden Nullen für vorzeichenlose Darstellung
Sign extension: Auffüllen mit Wert des Vorzeichen-Bits für Zweierkomplement Darstellung
Wieso ist die Zahl −1−1 in Zweierkomplement immer mit voll gesetzten 1-en unabhängig von
der Bitlänge?
Weil das MSB gleich 1 sein muss und das Zweierkomplement per sign-extension erweitert
wird, und dadurch alles mit 1en aufgefüllt wird.
Warum kann man ein Nibble direkt in das Hexadezimalsystem übersetzen?

Mit einem Nibble kann man 2^4 = 16 Zustände darstellen, dies entspricht der Basis des
Hexadezimalsystems.
Abstraktion: Verstecken (für eine spezielle Aufgabe) “unnötiger” Details. E.g. Benutzer braucht
nur die von ihm zu bearbeitende Schicht zu kennen
Disziplin: die wissentliche Beschränkung der Realisierungsmöglichkeiten . Erlaubt

produktivere Arbeit auf höheren Entwurfsebenen . E.g. in digitaler Entwurfdisziplin: Arbeite mit
diskreten statt mit stetigen Spannungspegeln .. Digitalschaltungen sind einfacher zu
entwerfen als analoge .. Folge: Erlaubt den Entwurf komplexerer Schaltungen
Hierarchie: Aufteilen eines Systems in Module und Teilmodule.
Modularität: Wohldefinierte Schnittstelle und Funktionen.
Regularität: Bevorzuge einheitliche Lösungen für einfachere Wiederverwendbarkeit

(Austauschbare Teile).
OneNote 04.03.22, 21:59
VL03
• Was repräsentiert XOR mit mehreren Eingängen? Was ist eine Paritätsfunktion?
• Paritätsbit usage? Wie viele zu detektieren und wie viele zu korrigieren?

Zur Fehlererkennung
1 Paritätsbit ist 1 Fehlererkennend und 0 Fehlerkorrigierend
Längs- und Querparität?
Parität von 𝑚m Wörtern mit 𝑛n Bit-Breite. Wie viele Bits werden insgesamt benöntigt (für Längen und
Breitenparität)?
• Welche Spannungen genutzt um Binärwerte als Spannungsbereiche zu modellieren?
• Was sind Transistoren?
OneNote 04.03.22, 21:59
P/N Übergang = Diode ?
nMOS und pMOS?
Wie löst man, dass pMOS nur 1 gut leitet und nMOS nur 0 gut leitet?
CMOS oder Transmissionsgatter
Transmissionsgatter: paralelle Kombination von nMOS und pMOS
OneNote 04.03.22, 21:59
Warum braucht man CMOS?
Was ist Pseudo nMOS Gatter?
• Arten von Leistungsaufnahme?
OneNote 04.03.22, 21:59
Moore’sches Gesetz?
Alle 18 Monate verdoppelt sich die Anzahl der Transistoren auf einem Chip
Warum sind bei CMOS der pMOS pull up und den nMOS pull down komplementär?
Um sicherzustellen, dass es zu keinem Kurzschluss kommt (Vdd und GND werden nie beide
angeschlossen). Wenn dies der Fall ist, der Output kann in der verbottenen Zone gelangen und die
Transistoren eine große Menge an Energie kunsommieren, folglich ausbrennen.
NOT, NAND, NOR, pseudo-nMOS NOR with transistors?
OneNote 04.03.22, 21:59
VL04
Abstrakte Eigenschaften logischer Schaltungen?
Kombinatorische vs sequentielle Logik?
Kombinatorisch = Schaltnetz = Ausgänge hängen nur von aktuellen Eingangswerten ab

Sequentiell = Schaltwerk = Ausgänge hängen von aktuellen Eingangswerten und internem Zustand ab
Eigenschaften kombinatorischer Logik?
Warum reichen kombinatorische Schaltungen nicht aus?
Eigenschaften synchroner sequentieller Schaltungen?
Volladdierer Gleichungen?
MINTERM?
Produkt (Implikant), das jede Eingangsvariable genau einmal enthält

Jeder Minterm wird für genau eine Eingangskombination wahr
DNF?
Summe aller Minterme, für welche die Funktion wahr ist = Sum of products = Disjunktive Normalform
https://euc-onenote.officeapps.live.com/o/onenoteframe.aspx?ui=en…rectionreason=Force_SingleStepBoot&rct=Medium&ctp=LeastProtected Page 1 of 2
OneNote 04.03.22, 21:59
MAXTERM?
Summe, welche jede Eingangsvariable genau einmal enthält

Jeder Maxterm wird für genau eine Eingangskombination falsch
KNF?
Produkt aller Maxterme, für welche die Funktion falsch ist = Konjunktive Normalform = product of
sums
Wie beweist man Theoreme der Boolsche Algebra?
• Durch Überprüfen aller Möglichkeiten (Wahrheitstabelle)

• Durch Anwendung von Axiome und Theoreme
OneNote 04.03.22, 22:00
VL05
Sunday, 20. February 2022 18:59
Möglichkeiten zur Logikminimierung?
• Logikminimierung durch Anwendung der Theoreme und Axiome der Boolsche Algebra
• Bubble Pushing
• Karnaugh Diagramm
• Espresso
Bubble pushing Regeln?
Was ist zweistufige Logik?
Was ist ein MUX?
Was ist ein Decoder?
Logikrealisierung mit MUX?
OneNote 04.03.22, 22:00
Logikrealisierung mit Decoder?
Was ist Primimplikant?
nicht vergrößerbare zusammenhängende viereckige Fläche im Karnaugh Diagramm.
Grey Code?
Der Gray-Code  ist eine binäre Darstellung, bei der sich benachbarte Codewörter nur in einer einzigen
binären Ziffer unterscheiden.
Im Karnaugh-Veitch-Diagramm erkennt man den Graycode daran, dass Übergänge nur zwischen
(horizontal oder vertikal) benachbarten Feldern vorkommen.
OneNote 04.03.22, 22:00
VL06
Sunday, 20. February 2022 19:34
Was charakterisiert mehrwertige Logik?
Was kann X verursachen?
Was ist ein Tristate-Bus?
Mehrwertige Logik in Schaltnetzen?
-------
Ausbreitungsverzögerung?
OneNote 04.03.22, 22:00
Kontaminationsverzögerung?
Was sind die Ursachen für Verzögerungen?
Warum können tpd und tcd unterschiedlich sein?
Was sind Störimpulse / Glitches?
eine Änderung eines Eingangs verursacht mehrere Änderungen des Ausgangs
Wie kann man das lösen?
OneNote 04.03.22, 22:00
VL07
Tuesday, 22. February 2022 09:14
• Was ist die Aufgabe eines Schifters?

A um B Stellen nach links/rechts verschieben
• Welche Schifter haben wir in der Vorlesung kennengelernt? Wie funktionnieren sie?
• Zeichne den Barrel schifter fuer arithmetic right, 4 Eingaenge?
• Wie kann man Division mit Shifter bauen? Multiplikation?
• Welche Adder haben wir kennengelernt?
OneNote 04.03.22, 22:00
+ Halbaddierer (a + b = s + c)
und Volladdierer: (a + b + ci = s + c0)
+ Ripple-Carry-Adder: a und b aus mehreren bits => volladdierer bei jedem Bit. Problem:
Langsam, es muss immer gewartet, bis Ci gerechnet wird bevor es weitergeht.
+ Conditional Sum Adder (CSA)
OneNote 04.03.22, 22:00
+ Carry Lookahead Adder (CLA)
• Timing in CLA:
OneNote 04.03.22, 22:00
• Wie substrahiert man denn jetzt?
• Wie vergleicht man?
• Gleichheit ueberpruefen?
Idee: XNOR = 1 wenn A0=B0, so es muss sein, dass Ai=Bi for each i.
OneNote 04.03.22, 22:00
Wiederholung:
• Kombinatorische Logik?
• Sequenzielle Logik?
• Warum reichen kombinatorische Schaltungen nicht aus?
• Welche Speicherelemente kennst du? Zeichne.. Nachteil.. ?
Bistabile Grundschaltung, SR-Latch, JK-Latch, D-Latch, D-Flipflop,
+ Bistabile Grundschaltung:
Nachteil:
+ SR-Latch bistabile Grundschaltung mit NOR statt NOT
OneNote 04.03.22, 22:00
Nachteil: wenn S und R beide aktiv sind => ungueltiger Zustand
+ JK-Latch: Ungültigen Zustand SR am SR-Latch verhindern
Nachteil: noch kein CLK Signal, 2 Eingaenge J und K haette gerne nur ein D: data
+ D-Latch
Nachteil:
D-Latch ist Taktphasen-gesteuert => breites “Abtastfenster” sorgt für Unschärfe, bspw. unklar, ob
Störimpuls übernommen wurde
+ D-FlipFlop
OneNote 04.03.22, 22:00
• Taktphase vs Taktflanke-gesteuert?
Taktphase: Abtastfenster immer wenn CLK=1 -> für Hälfte der gesamten Zeit transparent, für Hälfte
der Zeit kombinatorisch. Problem = breites “Abtastfenster” sorgt für Unschärfe.
Taktflanke: genau bei steigender CLK Flanke wird der Wert uebernommen => es wird der Wert von D
übernommen, der unmittelbar vor der Taktflanke anliegt. Diese Wert bleibt gespeichert bis zum
naechsten CLK Flanke
OneNote 04.03.22, 22:01
VL08
• Andere Varianten der D-FF?
Mit Taktfreigabe (EN), Zurücksetzbare Flip-Flops
• Synchroner und asynchroner reset?
• Wie baut man einen Shift Register mit D-FF?
OneNote 04.03.22, 22:01
• Was ist ein Register?
An N-bit register is a bank of N flip flops that share common CLK input, so that all bits of the
register are updated at the same time.
• Regeln zu Synchronen sequentiellen Schaltungen?
• Warum die Rueckkopplung mit Register?
Register:
• Anwendungsbeispiele SSS?
Pipelines, endliche Zustandsautomaten
Was ist Metastabilitaet?
Welche Zeiten haben wir kennengelernt in der Zeitverhalten?
Tsetup, Thold, Ta, Tccq, Tpcq, Tpd, Tcd, Tclk
OneNote 04.03.22, 22:01
Nur bei kombinatorischen Schaltungen:
Tclk: Phase der CLK, von Taktflanke zu Taktflanke
• Was sind die 2 Gleichungen der dznamischen Entwurfsdisziplin?
• Was ist clock skew (Taktverschiebung)?
• Neue Gleichungen bei clock skew?
OneNote 04.03.22, 22:01
• Wie loest man das Problem mit Benutzereingaben, wie stellt man sicher dass es nicht die
zeitliche Bedingungen verletzt?
=> Schieberegister fuer Synchronisation
• Welche Typen von Parallelitaet gibt es?
• Definiere Datensatz, Latenz, Durchsatz?
• Warum erhoeht die Parallelitaet den Durchsatz?
• Latenz Gleichung?
• Auswirkung mehr pipelinestufen auf Durchsatz und Latenz?
OneNote 04.03.22, 22:01
OneNote 04.03.22, 22:01
VL09
• Welche zwei FSMs haben wir in der Vorlesung kennengelernt? Unterschiede dazwischen?
Moore & Mealy
Moore machines: - the output depends only on the state of the system. - Hence, in state transition
diagrams for Moore machines, the outputs are labeled in the circles.
Mealy machines: - the outputs can depend on inputs as well as the current state. - Hence, in state
transition diagrams for Mealy machines, the outputs are labeled on the arcs instead of in the circles.
The block of combinational logic that computes the outputs uses the current state and inputs.
• Wie sehen die Schaltungen bei Moore & Mealy aus?
• Welche Kodierung ist am besten geeignet?
Unfortunately, there is no simple way to find the best encoding except to try all possibilities, which is
infeasible when the number of states is large. However, it is often possible to choose a good encoding
by inspection, so that related states or outputs share bits. with one-hot encoding, the next-state and
output logic is often simpler, so fewer gates are required.
• Welchen Typ soll man waehlen?
Beispiel fuer Ahhlenschloss, was ist besser?
OneNote 04.03.22, 22:01
• Vorgehen zum Realisierung in Hardware?
• Wie kann man komplizierte Zustandsautomaten vereinfachen?
OneNote 04.03.22, 22:01
• Umkehrfunktion: Deriving FSM from Schematic?
OneNote 04.03.22, 22:01
VL10
• Symulation vs Synthese?
• Was ist ein Modul bei SystemVerilog? Welche Arten von Modulbeschreibungen gibt es?
Ein Modul beschreibt wie eine Aufgabe (Berechnung) durchgeführt wird.
• Bitweise Verknuepfungen?
• Rdeuktionsoperatoren?
Sind unär , e.g.
OneNote 04.03.22, 22:01
• Arten von Zuweisungen?
Unaer, bitweise, bedingte Zuweisungen (assign y = s ? d1 : d0 ;)
• Was sind interne Variablen in Systemverilog?

They are neither input nor output but are used only internal to the module.
• Präzedenz bei Operatoren?
• Syntax fuer numerische Literale
• Z Wert modellieren mit SystemVerilog?
X'bZ
E.g. assign y = en ? a : 4’ bz ;
• Wie definiert man die Zeitskala?
#2: Verzoegerung um 2*timescale nachdem die rechte Steite der Gleichung sich aendert.
OneNote 04.03.22, 22:01
OneNote 04.03.22, 22:01
VL11
• Welche Datentypen gibt es in Systemverilog?
Bit, logic, int, integer, enum, time, real, typedef, struct, … vektoren, arrays
• Range von int bei SystemVerilog?
Siehe oben
• Einschraenkungen von Arrays?
• Moegliche Operationen auf Vektoren?
Reduktion, logische Verknuepfung, bitweise Verknuepfung, Konkatenation, (unsigned) arithmetik
OneNote 04.03.22, 22:01
• Wann findet die Zuweisung statt bei: assign, always_comb, always, initial
Assign: Zuweisung, wenn der Wert von RHS sich ändert
Always_comb: + zum Zeitpunkt 0, nachdem alle initial und always Blöcke gestartet sind
+ und immer wenn der Wert von RHS sich ändert
always führt eine Instruktion als Endlosschleife aus, durch Klammerung (begin . . . end) werden Instruktionen
zusammengefasst. alle always Blöcke werden parallel (nebenläufig) ausgeführt
Initial: Einmalige Ausfuehrung, für Initialisierung in der Simulation verwenden. entspricht always begin <instr> @(0);
end
• Case vs casez? Casez Struktur?
casez erlaubt don ’t cares
• Was aendert sich wenn man Zuweisungen in begin/end block schreibt?

Blockierende Zuweisungen werden seriell ausgefuehrt
Wie wartet man auf Ereignisse?
OneNote 04.03.22, 22:01
• Was ist der Unterschied zwischen = und <= ?
• Was sind parametrisierte Module?
• Generate in SystemVerilog?
To produce a variable amount of hardware depending on the value of a parameter.
• Was sind Arten von Testrahmen?
• DUT vs UUT
DUT: device under test

UUT: unit under test
[DUT] The component, device or system under going testing. Normally the Device Under Test is a
component that forms a larger unit or module, while Unit Under Test [UUT] is the unit or system under test.
• Time vs realtime?
OneNote 04.03.22, 22:01
OneNote 04.03.22, 22:02
VL12 + VL13
• Vorgehen bei FSM Modellierung in SystemVerilog?
• Was ist simulierbar und was ist synthetisierbar in systemverilog?
• Welche sequentielle Grundelemente haben wir kennengelernt?
Zaehler, Schieberegister, Schieberegister mit parallelem Laden.
• Zaehler: Wann erhoeht sich? Verwendungsbeispiele? Implementierung?
OneNote 04.03.22, 22:02
• Nach welchem Prinzip funktionniert ein Schieberegister?

FIFO: Neues Bit Sin wird eingelesen I Letztes Bit Sout wird nach außen verschoben/verworfen
• Was ist ein Verwendungsbeispiel von Schieberegister?

Seriell-Parallel-Wandler: Wandelt den seriellen Eingang (Sin) in den parallelen Ausgang (Q0:N−1) um.
Es werden erstmal nach N Clocksignale N inputs ausgelesen (seriell) und in den Registern gespeichert,
dann auf Einmal werden alle Qi gelesen (Paralell).
• Implementierung von Scieberegister?
• Was ermoeglicht ein Schieberegister mit parallelem Laden? Wie wird es implementiert?
Anwendungsbeispiel?
Emoeglicht die Nutzung als N-Bit register oder als Schieberegister.
Anwendung: sowohl als seriell-parallel-wandler (Sin zu Q0:N-1Load=0) als auch als parallel-seriell-
wandler (D0:N-1 zu Sout, Load=1)
• Was ist ein Speicherfeld?

2-dimensionales Array von Bitzellen I Jede Bitzelle speichert ein Bit
• Dimensionen eines Speicherfelds?

Tiefe, Breite, Groesse
OneNote 04.03.22, 22:02
• Was sind die zwei Parametern, mit denen man eine Zelle genau ansprechen kann?
Wordline und Bitline
• Wordline?
Entspricht einer eindeutigen Adresse. Maximal eine Wordline kann HIGH sein. Einzelne Zeile im Speicherfeld wird
gelesen/geschrieben.
• Bitline?
Ermoeglicht lesen oder schreiben von genau eine Zelle. Lesen=Z , Schreiben=0/1
• Arten von Spreicher?
• RAM vs ROM?
RAM: Flüchtig, Schnelles Lesen und Schreiben, Der Hauptspeicher Ihres Computers ist RAM (meist DRAM)
ROM: Nicht flüchtig, Schnelles Lesen, aber Schreiben ist unmöglich oder langsam. Flash-Speicher in Digitalkameras,
USB-Sticks und SSDs sind alles ROMs
• Fluechtig vs nicht fluechtig?

Flüchtig: verliert Daten beim Ausschalten
Nicht flüchtig: Daten bleiben beim Ausschalten erhalten
• Arten von RAM?
OneNote 04.03.22, 22:02
• Warum soll in DRAM der Wert regelmäßig und nach dem Lesen aktualisiert?
DRAM ist mit Kondensator implementiert.
Ladungsverlust des Kondensators verschlechtert den Wert mit der Zeit (1 -> 0)
Lesen zerstört den gespeicherten Wert
• Wie ist SRAM implementiert?

Datenbit wird als Zustand von rückgekoppelten Invertern gespeichert.
• Warum ist SRAM statisch und DRAM dynamisch?
Dynamisch: Der Speicherwert muss periodisch neu geschrieben werden, denn Kondensator verliert Ladung durch
Leckströme.
Statisch: Keine Auffrischung erforderlich. Inverter treiben Werte auf gültige Logikpegel.
• Wie ist ROM aufgebaut?
OneNote 04.03.22, 22:02
• Wie funktionniert Flash?
Wichtig: es gibt innen im Oxydschicht ein floating gate, was geladen und entladen soll und somit die Funktion der Flash
aendert. Laden: Source=0, Drain=Gate=12V /// Entladen: Source=offen, gate=0V,drain=12V
• Was ist LUT?
-> Lookup-Table
• Implementiere RAM und ROM mit SystemVerilog (Siehe Seite 24 und 25)
• PLA?
-> Programmable Logic Array (PLA):
OneNote 04.03.22, 22:02
• Guenstigere Varianten von PLA? (siehe oben)
• Warum vereint FPGA Performanz und Flexibilität?
• Was ist ASIC?
-> Anwendungsspezifische integrierte Schaltung (ASIC, application-specific integrated circuit)
• Was ist Software Prozessor?
• PLAs vs FPGAs?
• Woraus bestehen FPGAs?
OneNote 04.03.22, 22:02
• Was fuer Speichertyp haben FPGAs?
• Basisblock fuer Elemente der SM: Switch Matrix?
-> Programmierbare Schalter
• Woraus besteht LC (Logic cell)?

DT Summary

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

DT Summary

Hochgeladen von

Copyright:

Verfügbare Formate

Digitaltechnik

Was sind die 3 Y? Beispiel dazu?

Bsp. Regularität: Gleiche Schlösser in unterschiedlichen Schäften

Wie kann man ganze Zahlen im Binär darstellen?

• Natürliche Zahlen: vorzeichenloses Stellenwertsystem

• Ganze Zahlen: Zweierkomplement

Grund für zero extension?

Vergleich der binären Zahlendarstellungen

Zwei Arten von Bitlängeerweiterung?

Warum kann man ein Nibble direkt in das Hexadezimalsystem übersetzen?

Disziplin: die wissentliche Beschränkung der Realisierungsmöglichkeiten . Erlaubt

Hierarchie: Aufteilen eines Systems in Module und Teilmodule.

Modularität: Wohldefinierte Schnittstelle und Funktionen.

Regularität: Bevorzuge einheitliche Lösungen für einfachere Wiederverwendbarkeit

• Paritätsbit usage? Wie viele zu detektieren und wie viele zu korrigieren?

Längs- und Querparität?

• Welche Spannungen genutzt um Binärwerte als Spannungsbereiche zu modellieren?

• Was sind Transistoren?

P/N Übergang = Diode ?

nMOS und pMOS?

Warum braucht man CMOS?

Was ist Pseudo nMOS Gatter?

• Arten von Leistungsaufnahme?

NOT, NAND, NOR, pseudo-nMOS NOR with transistors?

Abstrakte Eigenschaften logischer Schaltungen?

Kombinatorische vs sequentielle Logik?

Kombinatorisch = Schaltnetz = Ausgänge hängen nur von aktuellen Eingangswerten ab

Eigenschaften kombinatorischer Logik?

Warum reichen kombinatorische Schaltungen nicht aus?

Eigenschaften synchroner sequentieller Schaltungen?

Produkt (Implikant), das jede Eingangsvariable genau einmal enthält

Summe, welche jede Eingangsvariable genau einmal enthält

Wie beweist man Theoreme der Boolsche Algebra?

• Durch Überprüfen aller Möglichkeiten (Wahrheitstabelle)

Möglichkeiten zur Logikminimierung?

Bubble pushing Regeln?

Was ist zweistufige Logik?

Was ist ein MUX?

Was ist ein Decoder?

Logikrealisierung mit MUX?

Logikrealisierung mit Decoder?

Was ist Primimplikant?

nicht vergrößerbare zusammenhängende viereckige Fläche im Karnaugh Diagramm.

Was charakterisiert mehrwertige Logik?

Was kann X verursachen?

Was ist ein Tristate-Bus?

Mehrwertige Logik in Schaltnetzen?

Was sind die Ursachen für Verzögerungen?

Warum können tpd und tcd unterschiedlich sein?

Was sind Störimpulse / Glitches?

eine Änderung eines Eingangs verursacht mehrere Änderungen des Ausgangs

Wie kann man das lösen?

• Was ist die Aufgabe eines Schifters?

• Zeichne den Barrel schifter fuer arithmetic right, 4 Eingaenge?

• Wie kann man Division mit Shifter bauen? Multiplikation?

• Welche Adder haben wir kennengelernt?

und Volladdierer: (a + b + ci = s + c0)

+ Conditional Sum Adder (CSA)

+ Carry Lookahead Adder (CLA)

• Wie substrahiert man denn jetzt?

• Wie vergleicht man?

• Welche Speicherelemente kennst du? Zeichne.. Nachteil.. ?

Bistabile Grundschaltung, SR-Latch, JK-Latch, D-Latch, D-Flipflop,