Beruflich Dokumente
Kultur Dokumente
3. Boolesche Algebra
Prof. Dr. Dieter Koller
Übersicht
1. Einführung
2. Zahlensysteme
3. Boolesche Algebra
4. Rechneraufbau und -architektur
5. Betriebssystem
6. Software und Programmierung
7. Algorithmen und Komplexität
8. Anwendungen
Logik-Bausteine
Transistoren
Relais
Eingang
Schalter geschlossen: 1 5V
+ Relais ein:
Lampe an (Strom)
Zustand 1 Schalter zu:
- + 5V Lampe an
(wahr, true)
Zustand 1
- 0V (wahr, true)
Transistor leitet:
Transistor leitet: Lampe an
Eingang Lampe an Zustand 1
Eingang
1 5V (Strom fließt) (wahr, true)
+ 5V 1 = 3V
Zustand 1 + 3V
(wahr, true)
- 0V - 0V
ODER - Disjunktion
UND - Konjunktion
NICHT - Negation
a b
OR als Symbol:
+ Eingang a
+ 5V
a
- - 0V >1 a+b
Eingang b b ab
Schalter a ODER Schalter b
muss geschlossen werden
(oder auch beide) Eingang a oder Eingang b Oder = Oben offen
(oder beide) müssen 1 sein
Entnommen: Kiermaier – Informatik I
a
AND als Symbol:
Eingang a
b + 5V a
& a*b
+ - 0V b ab
- Eingang b
Das heißt, man kann mit Hilfe der Negation aus einem OR ein AND machen und umgekehrt!
Beispiel OR AND: a + b = a¯ + ¯b = a¯ * ¯b
¯
Beispiel AND OR: a * b = a¯ + b
Mit Symbolen:
a a 1 a
>1 a+b = & 1 a+b =
b
&
b b 1
Negationskringel
a1 1
a & a3 3
Überprüfen:
b1
a2 & c=a+b Mit zusätzlichen
2 b3 =ab a1= b1 a3
Spalten a3 und b3
b & a 0
b2
1 a a3 b b3 c a b OR
0 1 0 1 0 0
oder ganz kurz: 0 1 1 0 0 1
1 0 0 1 1 0
a2= b2 b3 1 0 1 0 1 1
a a
b
& = b
>1 b 0
1
Wahrheits-
tabelle für OR
addiert 1 für
a3 a2 a1 a0
B-Komplement
Das wichtigste
ü3
ü2
ü1
ü0
n Element eines
Prozessors (CPU)
3 2 1 0 n-Bits + Ü
Entnommen: Kiermaier – Informatik I
Register
Zwei Rechenwerke
L1 Speicher
Informatik I – 3. Boolesche Algebra – Prof. Dr. Dieter Koller 98
Aufbau Intel core i7 Prozessor (Quad Core)
0 1 1 0 0
R >1 1
>1 0 >1 0 >1 1
>1 1
Q
0 1 0 0 0
Verboten (unerwünscht) ist es, R und S gleichzeitig auf 1 zu setzen (Race condition)!
Entnommen: Kiermaier – Informatik I
S
& Q Weil dabei die Ein- S & & Q a b NAND
gänge negiert werden, 0 0
setzt man oft noch ein 0 1
NOT aus einem NAND- 1 0
R & Q
Gatter davor! R & & Q 1 1
Um das RS-Flipflop zum Speichern eines Bits zu verwenden, stört uns noch, dass es
zwei Eingänge R und S gibt. Besser wäre nur ein Eingang je Bit!
Bit
(0 oder 1) & & Q Neues Symbol für
einen 1-Bit Speicher
Übernahmetakt
& (D-Flipflop D Q
zum Speichern
1 & & bzw. D-Latch) C1 Q
0
Entnommen: Kiermaier – Informatik I
Beispiel:
Sei x = (a, b, c) der Eingangsvektor für drei Boolesche Eingangsvariable
und y die einzige Boolesche Ausgangsvariable der Funktion f(a, b, c),
dann kann f durch ein Schaltnetz realisiert werden:
a
y = f(a, b, c) b f y = f(a, b, c)
c
Es muss mindestens einer der Einzelterme wahr (1) sein, damit f(a,b,c) = 1 wird!
MinTerme
𝑓 𝑎, 𝑏, 𝑐 = (𝑎 ∨ 𝑏 ∨ 𝑐) ⋅ (𝑎 ∨ 𝑏 ∨ 𝑐) ⋅ (𝑎 ∨ 𝑏 ∨ 𝑐) ⋅ (𝑎 ∨ 𝑏 ∨ 𝑐)
>1
>1 Prüfen:
Damit das UND-Gatter eine 1 liefert, müssen
1 alle Eingänge 1 sein!
Das ist der Fall, wenn alle ODER-Gatter eine
1 1 liefern (Maximum nötig)!
>1 & f(a,b,c) Das ist der Fall, wenn an mindestens einem
Eingang jedes OR eine 1 liegt!
z.B.: 0 = 0002 liefert am 1. OR eine 0.
1 1 = 0012 liefert am 2. OR eine 0, usw.