4 Jfet Most

Eln-ch-4-De.
doc: Feldeffekt-Transistor (FET)
Azizi. A -1- 14/12/2004

Eln-ch-4-De.doc: Feldeffekt-Transistor (FET)
4 Die Feldeffekt-Transistoren
4.1 Einleitung
Das Prinzip des Feldeffekt-Transistors (Field Effect Transistor) besteht in der Wirkung eines
elektrischen Feldes auf einen Stromfluss. Im Gegensatz zum Bipolar-Transistor (BJT) bei dem
Minderheits-Ladungsträger die Basis überschwemmen, wird hier der Hauptstrom von den
Mehrheits-Ladungsträgern getragen.
Man unterscheidet zwei Typen von Feldeffekt-Transistoren :
a) die JFET (Junction Field Effect Transistors) oder Sperrschicht-Feldeffekt-Transistoren.

b) die IGFET (Insulated Gate Field Effect Transistors), das sind Feldeffekt-Transistoren
mit isoliertem Gate, welche gemeinhin als MOSFET oder MOST (Metal Oxide Field
Effect Transistors oder Metal Oxide Semiconductor Transistors) bezeichnet werden.
Die elektrischen Schaltsymbole der verschiedenen FET-Typen sind in Figur 4-1dargestellt :
G
JFET à canal
N-Kanal JFET "N"
S
D
G P-Kanal JFET "P"

JFET à canal
S
D
G
N-Kanal Verarmungs-MOSFET
MOSFET à canal "N" type : déplétion
S
G P-Kanal Verarmungs-MOSFET
MOSFET à canal "P" type : déplétion
S
G N-Kanal Anreicherungs-MOSFET
MOSFET à canal « N" type : enrichissement
S
D
G
P-Kanal Anreicherungs-MOSFET
S
MOSFET à canal « N" type : enrichissement
Figur 4-1 : Elektrische Schaltsymbole von Feldeffekt-Transistoren.
Die allgemeinen Eigenschaften des FET sind :
• sehr grosser Gate-Widerstand, insbesondere bei den MOST.

• Spannungs-Steuerung des Ausgangsstroms (im Gegensatz zu den BJT bei denen der
Kollektorstrom vom Basisstrom gesteuert wird).
• Eignung zum Betrieb als gesteuerter Schalter (logische Schaltungen)
• wenig Rauschen.
• Eignung der MOST zur hochdichten Integration.
• relativ unempfindlich gegen Strahlung.
Azizi. A -2- 14/12/2004

4.2 Der Sperrschicht-Feldeffekt-Transistor JFET

(Junction Field Effect Transistor)
4.2.1 Zusammenfassung der Eigenschaften eines gesperrten PN-Übergangs
Im Ruhezustand besitzt der Übergang ein Raumladungsgebiet der Breite l0 (Figur 4-2) und eine
Potentialschwelle der Höhe Vj. Wenn eine Rückwärts-Spannung VR angelegt wird, verbreitert sich
das Raumladungsgebiet (Verarmungsgebiet), siehe Figur 4-2.
l z0 l z1
A A
C C
P N P N
IR
zone de déplétion zone de déplétion
Verarmungsgebiet Verarmungsgebiet
VD0=0 V VD1 = VR1 <0
Figur 4-2 : Veränderung der Breite des Verarmungsgebiets (lZ) in Abhängigkeit von der
Rückwärtsspannung VR.
Die Rückwärts-Spannung erzeugt ein elektrisches Feld welches das interne elektrische Feld des
Übergangs verstärkt und damit die Höhe der Potentialschwelle vergrössert. Abgesehen von einem
sehr schwachen Rückwärts-Strom kann kein direkter Strom fliessen. Man spricht also von einem
gesperrten Übergang.
Man kann zeigen, dass bei einem abrupten Übergang (Dopierungs-Profil) der Zusammenhang
zwischen der Breite "lZ" des Raumladungsgebiets und der Rückwärts-Spannung VR quadratisch
ist:
1
l Z ∝ (V j + V R ) 2 (4.1)
Dieser Zusammenhang wird nun benutzt, um die Breite eines N-Kanals in einem JFET zu
verändern und damit den Strom welcher ihn durchfliesst, zu steuern.
Azizi. A -3- 14/12/2004

4.2.2 Spannungsgesteuerter veränderlicher Widerstand
Die Figur 4-3 zeigt ein Element eines N-gedopten Halbleiters mit zwei Elektroden D und S. Eine
positive Spannungsquelle VDS positive ist an D und S angeschlossen. Der Strom ID der es zwischen
den beiden Elektroden durchfliesst, ist homogen auf die ganze Länge des Elements, und parallel zu
seinen Kanten.
D
ID
+
VDS N L
-
T
S
W
Figur 4-3 : Halbleiter-Element.
Dieser Strom, welcher von der Bewegung freier Elektronen im Halbleiter vom Typ N getragen
wird, hängt vom Widerstand R und damit von den Abmessungen des Elements ab. Dieser
Widerstand bestimmt sich aus :
L L
RP = ρ =ρ (4.2)
A W ×T
Mit :
• ρ : spezifischer Widerstand des Werkstoffs (abhängig von der Anzahl und Mobilität der
freien Elektronen)
• L : Länge des Elements
• A : Querschnitt des Elements
Ein spannungsgesteuerter Widerstand kann mit Hilfe von zwei PN-Übergängen verwirklicht
werden, gemäss dem in Figur 4-4 gezeigten Prinzip :
VG S= 0 V
S G D
+ -
•
SiO2
P+
zones de
Verarmungs-
gebiet
déplétion n
G
P +
Figur 4-4 : Widerstand als N-Gebiet.
Das N-Gebiet befindet sich zwischen zwei Gebieten vom Typ P+. Sein Widerstand zwischen den
Anschlüssen D (Drain) und S (Source) hängt von seiner Breite ab. Im Ruhezustand (ohne äussere
Polarisierung) wird die Breite der beiden Raumladungsgebiete (Verarmung) und die des N-Gebiets
durch das interne elektrische Feld der Übergänge bestimmt. Durch Anlegen einer Rückwärts-
Spannung VGS zwischen Gate G und Source S nähern sich die Raumladungsgebiete einander, und
die Breite de N-Gebiets nimmt ab, womit sich sein Widerstand verändert.
Azizi. A -4- 14/12/2004

VG S1 < 0 VG S2 < VG S1 = -V P
D S G D
S - G + -
+
• •
SiO2 SiO2
P + P+
zones de
Verarmungs- Verarmungs-
zones de
n gebiet n
gebiet
déplétion déplétion
G G
P+ P+
Figur 4-5 : Veränderung des Widerstands des N-Gebiets in Abhängigkeit von der Rückwärtsspannung VR.
Wenn die Rückwärts-Spannung VGS ansteigt, verringert sich die Breite des N-Kanals immer mehr,
und sein Widerstand steigt dadurch an. Für einen festen Wert von VGS (VGSB=-VP) berühren sich
die beiden Verarmungsgebiete und schliessen den N-Kanal völlig ein. Sein Widerstand geht gegen
Unendlich. Man sagt dann, dass der Kanal abgeschnürt ist, und die Spannung bei der dies
geschieht, heisst Abschnür-Spannung VP (pinch-off voltage). Der Wert von VP hängt von der
Geometrie der Struktur ab und vom Dopierungs-Profil der Halbleiter-Schichten; er liegt im
Allgemeinen zwischen 1V und 6V.
Man kann diesen Widerstand auch mit einer zur Figur 4-5 komplementären Struktur verwirklichen,
das heisst mit einem P-Kanal der zwischen N-Gebieten liegt. In diesem Fall wird die Steuer-
Spannung VGS positiv.
Die Figur 4-6 zeigt die I/V-Kennlinie des gesteuerten Widerstands des N-Kanals in Abhängigkeit
der Steuergrösse VGS für Werte von VDS (Spannungsabfall entlang des Kanals) niedriger als VP :
VDS <VP
IDS
VG S0 = 0
VG S1 < VG S0
VG S
S G D
SiO2
VG SB = -VP
P+
Verarmungs-
zones de
gebiet n VP VDS
déplétion
G
P+
Figur 4-6 : I/V-Kennlinien des gesteuerten Widerstands des N-Kanals in Abhängigkeit von der
Steuerspannung VGS (für Werte von VDS<VP).
Der N-Kanal verhält sich wie ein veränderlicher Widerstand. Sein Wert ändert sich in
Abhängigkeit von VGS, und ist am kleinsten, wenn VGS=0V. In dieser Struktur kann VGS nur
negative Werte annehmen oder Null sein. Eine Spannung VGS>0 würde die zwei Übergänge in
Vorwärts-Richtung polarisieren und damit einen Gate-Strom IG(Diodenstrom) verursachen.
Um das Verhalten als gesteuerten Widerstand zu optimieren, müssen sich die Verarmungsgebiete
fast ganz innerhalb des N-Gebiets befinden. Daher wird das N-Gebiet schwach gedopt, aber die P-
Gebiete sehr stark, symbolisiert durch P+.
Azizi. A -5- 14/12/2004

4.2.3 Arbeitsweise und Kennlinien eines JFET (Source-Kopplung)
Das gerade beschriebene Prinzip des Spannungs-gesteuerten Widerstands bleibt gültig, solange der
Spannungsabfall entlang des Kanals (zwischen den beiden Anschlüssen D und S, VDS) wesentlich
kleiner ist als die Abschnür-Spannung VP. Wenn der Spannungsabfall zwischen den beiden
Anschlüssen des N-Kanals grösser wird als die Abschnür-Spannung VP, wirkt sich dies stark auf
seine I/V-Kennlinie aus. Die Figur 4-7 illustriert den Verlauf der I/V-Kennlinie des N-Kanals für
beliebige Werte von VDS bei VGS=0V :
ID
pente ==1/r
Steigung 1/rDS
DS
Imax VG S0 = 0
Région
Gebiet II II
I: cte
I konstant
Gebiet
Région I II
R konstant
R : cte
VDS
VP
Figur 4-7 : I/V-Kennlinien des gesteuerten Widerstands des N-Kanals in Abhängigkeit von VDS (für VGS=0).
In Analogie zum Bipolar-Transistor mit Emitter-Kopplung wird die Schaltung des JFET mit
geerdeter Source Source-Kopplung genannt (CS).
Bei VGS=0V hat der Kanal seine grösste Länge. Die freien Elektronen (Mehrheits-Ladungsträger)
werden vom positiven Potential des Drain (D) angezogen, und ihre Bewegung von der Source (S)
zum Drain bewirkt den Strom ID (oder IDS). Für Werte von VDS kleiner als VP verhält sich der
Kanal wie ein Widerstand (rDS) dessen Wert durch den Kehrwert der Steigung der Kennlinie in
diesem Gebiet gegeben ist. Wenn sich VDS VP nähert, flacht sich die Kennlinie mehr und mehr ab,
und verläuft schliesslich waagrecht. Der Strom durch den Kanal wird von der Spannung VDS
unabhängig.
Man kann dieses Phänomen begreifen, wenn man die Änderung der Breite der Verarmungsgebiete
in der Nähe des Drain (D) in Abhängigkeit von der Spannung VDS entlang des Kanals näher
betrachtet. Zur Erleichterung des Verständnisses betrachten wir zuerst den Spezialfall mit VGS=0V
(siehe Figur 4-8).
Wenn die Spannung VDS auch gleich Null ist, sind die beiden Übergänge in Ruhe, und die Breite
der beiden Verarmungsgebiete entspricht der eines nicht polarisierten PN-Übergangs (siehe Figur
4-2).
Eine positive Spannung VDS zwischen Drain (D) und Source (S) verteilt sich entlang des Kanals
und beeinflusst den Zustand der Übergänge. Weil die Breite des N-Gebiets entlang des Kanals
(zwischen den Gate-Gebieten) schmäler ist als an den Enden, fällt praktisch die ganze Spannung
VDS zwischen Anfang und Ende des Kanals ab, welcher zwischen den beiden P+-Gebieten liegt.
Die Source-Seite (S) des Kanals ist mit der Masse verbunden, und deswegen wird der
Spannungsabfall zwischen dem oberen Teil (Drain-Seite) des Kanals und dem Gate positiv.
VDS = VDG + VGS = VDG denn VGS = 0V (4.3)
Azizi. A -6- 14/12/2004

ID D ID
D verbreiterte
VDG 2 >VDG 1
zones de zones de
VDG 1 >0 Verarmungs- Verarmungs-
gebiete
déplétions déplétions
gebiete
élargies
G G G
G P+ N P+
P+ N P+ VDS1 VDS2 >V DS2
VG S=0 VG S=0
S S
a) : VDS1>0 b) :VDS2> VDS1
ID D ID
D
VDG 4 >VDG 3
abgeschnürter
canal
VDG 3 >VDG 2
canal
abgeschnürter Kanal
pincé
pincé
Kanal
G G G G
P+ N P+ VDS3 =V P P+ N P+ VDS4 >V P
VG S=0 VG S=0
S S
c) : VDS3 = VP d) : VDS4 > VP

Figur 4-8 : Einfluss der Spannung VDS auf die Einschnürung des Kanals (VGS=0V).
Die beiden Übergänge sind daher rückwärts so polarisiert, dass die Polarisierung auf der Drain-
Seite stärker ist, gleichmässig entlang des Kanals abnimmt und auf der Source-Seite am
schwächsten wird. Die Breite der Verarmungsgebiete ist daher auch am grössten auf der Drain-
Seite, und nimmt gleichmässig entlang des Kanals ab (siehe Figur 4-8b). Eine weitere Erhöhung
von VDS verstärkt diese Erscheinung noch. Bei VDS = VP (der Abschnür-Spannung) berühren sich
praktisch die Verarmungsgebiete auf der Drain-Seite und verursachen damit die Abschnürung des
Kanals (siehe Figur 4-8C).
Wenn VDS noch über VP hinaus erhöht wird, wachsen die Verarmungsgebiete zur Drain-Seite hin,
wie in Figur 4-8D gezeigt. Diese Erweiterung isoliert den Kanal vom Drain, und die Änderungen
der Spannung VDS beeinflussen weiter weder Form noch Breite des Kanals. Daher bleibt forthin
der Spannungsabfall entlang des Kanals (Abschnitt zwischen den P+-Gebieten) gleich VP, während
der Rest der Spannung (VDS-VP) über dem Verarmungsgebiet abfällt. Die Elektronen (Mehrheits-
Ladungsträger) durchqueren den Kanal von der Source zum Drain in fester Zahl pro Zeiteinheit.
Der Strom durch den Kanal wird konstant, und die Struktur verhält sich wie eine Stromquelle
(siehe Figur 4-7).
Die Abschnürung des Kanals durch den inneren Spannungsabfall (VDS) begrenzt die Möglichkeit,
den veränderlichen Widerstand linear zu verwenden. Nichtsdestotrotz bildet diese Erscheinung
zusammen mit der Möglichkeit die gesamte Kanalbreite und damit den ihn durchfliessenden Strom
Azizi. A -7- 14/12/2004

durch die äussere Steuerspannung (VGS) einzustellen, die Grundlage der Arbeitsweise eines
Feldeffekt-Transistors (JFET).
Anders gesagt, bestimmt der Wert von VDS den Bereich (Ohm’scher Bereich, das ist veränder-
licher Widerstand, beziehungsweise Bereich der Stromquelle), während der Wert von VGS die
Stromstärke im Bereich der Stromquelle (VDS>VP) und die Steigung des veränderlichen Wider-
standes im Ohm’schen Bereich der Kennlinie (VDS<VP) festlegt.
Der innere Aufbau und die elektrischen Schaltsymbole eines N-Kanal JFET und eines P-Kanal
JFET sind in den Figuren 4-9 und 4-10 dargestellt :
D ID
D
ID
G G G
P N P VDS
VDS
S
VG S≤0
VG S ≤ 0
a) : JFET mit N-Kanal. b) : elektrisches Schaltsymbol.
Figur 4-9 : Structur eines JFET mit N-Kanal und sein elektrisches Schaltsymbol
ID
D
D
ID
G G G
N P N VDS
VDS
S
VG S ≥ 0
VG S≥0
c) : JFET mit P-Kanal. b) : elektrisches Schaltsymbol.
Figur 4-10 : Structur eines JFET mit P-Kanal und sein elektrisches Schaltsymbol
4.2.3.1 Eingangskennlinie eines JFET
Die beiden PN-Übergänge sind immer rückwärts polarisiert (VGS ≤ 0V et VDS>0), unabhängig
davon, ob der JFET nun als gesteuerte Stromquelle oder als veränderlicher Widerstand betrieben
wird. Dies bedingt, dass der Gate-Strom ausserordentlich klein ist (Rückwärts-Strom einer Diode)
und damit der Gate-Widerstand (Eingang) sehr hoch wird (Hunderte von Mega-Ohm). Dieser
Strom verdoppelt sich alle 6°C für Silizium. Bei Umgebungstemperatur beträgt er weniger als µA,
eher einige nA. Dies stellt den wichtigsten Vorteil eines JFET verglichen mit dem Bipolar-
Transistor dar. Im Allgemeinen betrachtet man den Eingangs-Strom IG≈0A, was heisst, dass der
Eingang einer JFET-Schaltung fast unendliche Impedanz hat (offener Kreis).
Azizi. A -8- 14/12/2004
4.2.3.2 Ausgangskennlinie eines JFET
In Anbetracht der Wirkung von VGS zusammen mit der von VDS, kann man die Ausgangskennlinie
ID=f(VDS)⏐VGS (Parameter) eines Sperrschicht- Feldeffekt-Transistors JFET angeben. Die Figur 4-11
zeigt die typischen Kennlinien eines N-Kanal JFET für : 0 < VDS < VDSmax und -VP<VGS<0 V.
Man beachte die Ähnlichkeit zwischen den Ausgangskennlinien eines BJT (IC=f(VCE) ⏐VBE (Parameter))
und denen eines JFET, dargestellt in Figur 4-11. Es bestehen dieselben vier Bereiche :
• Ohm’scher Bereich oder Sättigung

• Stromquellenbereich
• Sperrbereich
• Durchbruchsbereich
Anmerkung : In einigen Elektronik-Büchern wird der Stromquellenbereich Sättigungsbereich

genannt.
ID Ohm’scher Stromquellen- Durchbruchs-
région ohmi que
Bereich région source de courant
Bereich région
Bereichde claquage
IDSS
VG S0 = 0 V
VG S1 < VG S0
ID1
VG S2 < VG S1
VG S3 < VG S2
VG S4 = VG SB = -V P
VDS
VDS1 V VDSma x
P région de blocage
Sperrbereich
Figur 4-11 : Ausgangskennlinie ID=f(VDS) eines JFET mit N-Kanal mit VGS als Parameter.
Wie man sieht, steigt bei VGS=0V ID zunächst mit VDS an, bis der Kanal auf der Drain-Seite
abgeschnürt wird (Abschnürung des Kanals bei VDS=VP), um dann seinen Höchstwert IDSS zu
erreichen. Für Werte von VDS über VP verhält sich der abgeschnürte Kanal wie ein Strom-
begrenzer, der ID praktisch konstant gleich IDSS hält (in Wirklichkeit steigt ID leicht mit VDS an
gerade so wie der Kollektorstrom IC eines BJT mit VCE ansteigt).
Für Werte von VGS kleiner als Null wird die Abschnürung des Kanals auf der Drain-Seite (wegen
VDS) früher erreicht, da der Kanal bereits auf seiner ganzen Länge durch VGS eingeengt wurde.
Zusammengefasst wird der Kanal auf der Drain-Seite eingeschnürt (Beginn des Stromquellen-
Bereichs), wenn :
VDS ≥ VP mit VGS = 0V (4.4)
V DS ≥ V P + VGS mit VGSB < VGS < 0V (4.5)
Zum Beispiel wird der Kanal (Drain-Seite) für VGS=VGS1<0V abgeschnürt, wenn VDS=VDS1<VP
und der höchste Strom wird in diesem Fall gleich ID1<IDSS (siehe Figur 4-11). Die vollständige
Abschnürung des Kanals auf seiner ganzen Länge wird erreicht, wenn VGS=VGSB=-VP. Kein Strom
Azizi. A -9- 14/12/2004

kann durch den Kanal fliessen, und der Transistor ist gesperrt (VGSB bezeichnet den Wert von VGS,
welcher zur Sperrung des Transistors führt und ist damit zwangsläufig gleich -VP).
Man stellt auch fest, dass die Proportionalität zwischen ID und VDS im Ohm’schen Bereich der
Kennlinien nur für VDS <<VP gilt.
Der Transistor gelangt in den Durchbruchsbereich, wenn VDS über einen Grenzwert (VDSmax)
hinaus erhöht wird. Ohne weitere Schutzmassnahme kann die sehr schnelle Zunahme des Stromes
(ID) in diesem Bereich den Transistor zerstören. Die genaue Bestimmung der Abhängigkeit von ID
von VDS und von VGS verlangt eine vertiefte Analyse des inneren Aufbaus und die Lösung
komplizierter Gleichungen, welche ausserhalb der Ziele dieses Kurses liegen.
Man kann jedoch die Analyse einer JFET vereinfachen, indem man die tatsächlichen Kennlinien
wie in Figur 4-11 durch idealisierte Kennlinien wie in Figur 4-12 ersetzt, ohne zuviel an
Genauigkeit zu verlieren.
ID
région région source de courant
Stromquellenbereich
Ohm’scher
ohmique
Bereich
IDSS VGS0 = 0 V
Steigung : DSS / VP=1/rds

pente:I real
réelle
ideal
ID1 idéale VGS1 < VGS0
Steigung :
pente:∆ID / ∆VDS =1/R DS
VGS2 < VGS1
VGS3 < VGS2

VDS
VDS1 VP
VGS4 = VGSB = -VP
Figur 4-12 : Ausgangskennlinien eines JFET ID=f(VDS) mit VGS als Parameter.
Im Ohm’schen Bereich (auch Sättigungsbereich genannt : VDS<VP) wird die Kennlinie durch
diejenige eines Widerstandes rDS ersetzt (die Abhängigkeit von VGS <0 wird vernachlässigt) :
∆VDS VDS VP
rDS = ≈ = (4.6)
∆I D ID I DSS
Der Widerstand rDS stellt den Kehrwert der Steigung der Kennlinie für VGS=0V dar.
Normalerweise steigt sein Wert für Werte von VGS kleiner als Null (veränderlicher Widerstand).
Aber dieser veränderliche Widerstand kann nur für sehr kleine Werte von VDS ausgenutzt werden.
Man kann den Anstieg von ID mit VDS im Stromquellenbereich (gestrichelte Linien in der Figur 4-
12) berücksichtigen, indem man einen Widerstand RDS parallel mit der Stromquelle ID einfügt.
Dieser Widerstand wird oft vernachlässigt, da er sehr gross ist. Sein Wert kann aus der Steigung
der Kennlinie in diesem Bereich ermittelt werden :
∆VDS
RDS = für VDS > VP + VGS (4.7)
∆I D
Man kann zeigen, dass alle gestrichelten Geraden (Figur 4-12) im selben Punkt auf der negativen
Seite der Spannungsachse (VDS) zusammenlaufen wie im Fall des BJT (Early-Spannung).
Azizi. A - 10 - 14/12/2004
4.2.3.3 Übertragungskennlinie und Transkonduktanz eines JFET
Der Transistor verhält sich wie eine gesteuerte Stromquelle für VDS>VP+VGS.Die Übertragungs-
Kennlinie, welche die Abhängigkeit von ID (Ausgangsgrösse) von VGS (Eingangsgrösse) angibt,
kann durch eine quadratische Funktion beschrieben werden :
2
⎛ V ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟ mit V GSB = −V P (4.7)
⎝ V GSB ⎠
In Figur 4-13 ist die Übertragungskennlinie des Transistors ID=f(VGS) ⏐VDS (Parameter)) gezeigt.
ID
IDSS
VG S
VG SB
Figur 4-13 : Übertragungskennlinie eines JFET ID=f(VGS), mit VDS>VP+VGS.
Wenn der JFET im Stromquellenbereich arbeitet, kann durch die Beziehung 4.7 der Strom ID in
Abhängigkeit von VGS berechnet werden. Um die kleinen Änderungen des Ausgangsstromes ∆ID in
Abhängigkeit von kleinen Änderungen der Steuerspannung ∆VGS zu berechnen, definiert man die
Transkonduktanz gm :
∆I D ⎛ ⎛ ⎞
2 ⎞ ⎛ ⎞
gm = =
d ⎜I V
⎜⎜ 1 − GS ⎟⎟ ⎟ = − 2 I DSS V
⎜⎜ 1 − GS ⎟⎟ (4.8)
dV GS ⎜ ⎟
DSS
∆ V GS ⎝ V GSB ⎠ V GSB ⎝ V GSB ⎠
⎝ ⎠
⎛ V ⎞ 2 I DSS
g m = g m 0 ⎜⎜ 1 − GS ⎟⎟ mit g m0 = − (4.9)
⎝ V GSB ⎠ V GSB
Die Transkonduktanz stellt die Steigung der Übertragungskennlinie ID=f(VGS) für einen Wert von
VGS dar. I g m [mS]
D
IDSS g m0
Steigung : g:m1
pe nte g m2
ID1
Steigung : gm2
pe nte : g m2
ID2
VG S VG S
VG SB VG S2 VG S1 VG SB
Figur 4-14: Definition der Transkonduktanz eines JFET.
Wie beim BJT hängt auch die Transkonduktanz gm eines JFET vom Arbeitspunkt ab.
Übung 4-1 : Die Abschnürspannung VP eines N-Kanal JFET sei gleich 4V. Der Drainstrom
ID=5mA und gm0=5mS. Bestimmen Sie die Spannung VGS und die Transkonduktanz gm.
Azizi. A - 11 - 14/12/2004
4.2.4 Vereinfachtes Ersatzschaltbild eines JFET
Das Ersatzschaltbild eines JFET ist relativ einfach, denn für VDS>VP+VGS, (aktiver Bereich)
handelt es sich um eine von einer Spannung (VGS) gesteuerte Stromquelle (ID), und wenn VDS<VP,
kann er angenähert durch einen Widerstand rDS dargestellt werden.
G D G D
iD = g m vgs iD = g m vgs
RGS vGS
vGS RDS
S S
a) mit RGS und RDS b) ohne RGS und RDS
Figur 4-15 : Lineare Ersatzschaltbilder eines JFET (Stromquellen-Bereich).
Der Widerstand RGS stellt den Eingangswiderstand (Widerstand der Diode G-S bei Rückwärts-
Polarisierung) dar. Der Widerstand RDS modelliert den Anstieg von ID in Abhängigkeit von VDS.
Im Allgemeinen sind diese beiden Widerstände sehr gross (insbesondere RGS welcher Hunderte
von Mega-Ohm betragen kann) und können deswegen vernachlässigt werden. Dies führt auf die
sehr einfache Ersatzschaltung der Figur 4-15b.
Es sei angemerkt, dass diese Ersatzschaltungen nur für niedrige Frequenzen gelten, weil die
Übergangs-Kapazitäten (Raumladungsgebiete) darin noch nicht berücksichtigt wurden.
Azizi. A - 12 - 14/12/2004
4.2.5 Polarisierung eines JFET
In analogen Anwendungen (Verstärker, Pufferstufe etc.) arbeitet der JFET normalerweise im

Stromquellenbereich. Sein Arbeitspunkt muss entsprechend festgelegt werden. Man bemerke, dass
der (Ohm’sche) Sättigungsbereich eines JFET wesentlich ausgedehnter ist als der eines BJT.
4.2.5.1 Direkte Polarisierung des Gates
Die Figur 4-16 ist ein Beispiel für die Polarisierung des Gates (ähnlich zu rPoalrisierung der Basis
eines BJT). Eine negative Spannung VGG polarisiert das Gate direkt im Verhältnis zur Source (an
Masse angeschlossen) um den Strom ID zu erzeugen.
ID
VDD
IDSS2
RD
ID Q2
ID2
D
RG G
IDSS1
VDS
S
Q1
VG G VG S ID1
VG SB 2 VG SB 1 VG S VG S
Figur 4-16 : Direkte Polarisierung des Gates und Auswirkung der Variation der Transistor-Eigenschaften.
2
⎛ V ⎞
VGS = VGG → ID = I DSS ⎜⎜1 − GS ⎟⎟ und V DS = V DD − R D I D (4.10)
⎝ VGSB ⎠
Diese Art der Polarisierung eines JFET ist nicht die Beste, da sie nicht allgemein verwendbar ist,
sondern neu eingestellt werden muss für jedes Exemplar desselben Transistors. Denn die
Kennlinien des JFET (IDSS, VGSB) ändern sich von einem Transistor zum anderen (auch innerhalb
eines gleichen Loses) und verändern damit den Arbeitspunkt (siehe Figur 4-15). Es genügt die
Mindest- und Höchstwerte in den Datenblättern der Transistoren zu betrachten, um die Bedeutung
dieser Erscheinung zu verstehen.
4.2.5.2 Automatische Polarisierung eines JFET
Der JFET kann autoamtisch polarisiert werden, mit Hilfe einer einzigen Speisespannung VDD und
durch Einfügen eines Widerstandes zwischen Source und Masse (Figur 4-17):
VDD
RD
ID
D
G VDS
IG =0 S
VG S
VG RG RS VS
Figur 4-17 : Automatische Polarisierung eines JFET.
Azizi. A - 13 - 14/12/2004
Das Gate ist über den Widerstand RG mit der Masse verbunden. Der Gatestrom IG ist Null, das
Gatepotential VG=0V. Der Strom ID führt zu einem Spannungsabfall am Widerstand RS. Das
positive Source-Potential (VS>0) führt umgekehrt zu einer negativen Spannung VGS und bestimmt
damit die Grösse des Drainstromes ID. Die automatische Polarisierung wird durch die
Gegenkopplung über den Widerstand RS erreicht. Denn eine Erhöhung von ID bedingt einen
höheren Spannungsabfall am Widerstand RS, und damit eine Erhöhung von VS und eine
Verringerung der Spannung VGS und schliesslich eine Verringerung von ID. Die Polarisierung wird
daher automatisch erreicht.
Der Arbeitspunkt Q0(VDS0, ID0) des Transistors wird mit Hilfe der beiden Beziehungen welche ID
mit VGS verbinden, bestimmt :
2
⎛ V ⎞ VGS
ID = I DSS ⎜⎜1 − GS ⎟⎟ und ID = − (4.11)
⎝ VGSB ⎠ RS
Dies führt zur Lösung einer Gleichung zweiter Ordnung :
2
V ⎛ V ⎞
− GS = I DSS ⎜⎜ 1 − GS ⎟⎟ (4.12)
RS ⎝ VGSB ⎠
Der Arbeitspunkt Q0 wird graphisch bestimmt als Schnittpunkt der zwei durch (4.11) gegebenen
Kurven :
ID
⎛
2 IDSS
V ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟
⎝ VGSB ⎠
VGS Q0
ID = − ID0
RS
VG S
VG S2 VG SB VG S0
Figur 4-18 : Graphische Darstellung des Arbeitspunktes (automatische Polarisierung).
Die Beziehung (4.12) führt zu zwei Lösungen, von denen eine (VGS2<VGSB) zu verwerfen ist.
Die graphische Darstellung erlaubt es, annähernd den Widerstand RS in Abhängigkeit vom
gewählten Arbeitspunkt festzulegen. Zum Beispiel für Q0(VDS0, ID0) :
VGS 0
RS = (4.13)
I D0
Im Vergleich mit der direkten Polarisierung des Gates vermindert die Polarisierung mit dem
Source-Widerstand RS die Verschiebung des Arbeitspunktes, wenn sich die Transistor-
Eigenschaften (IDSS, VGSB) ändern. Die graphische Darstellung in Figur 4-19 zeigt, dass sich der
Strom ID weniger stark als die Steuerspannung VGS ändert.
Azizi. A - 14 - 14/12/2004
ID
IDSS3
IDSS2
IDSS1
Q3 Q ID3
2
ID2
Q1 ID1
VG S
VG SB 2 VG S2
Figur 4-19 : Verschiebung des Arbeitspunktes in Abhängigkeit der Transistor-Eigenschaften (automatische

Polarisierung).
Trotz einer relativ kleinen Änderung von ID kann die automatische Polarisierung den Arbeitspunkt
des Transistors nicht vollständig stabilisieren. Die Figur 4-20 zeigt die graphische Bestimmung des
Arbeitspunktes mit Hilfe des Kennlinien-Netzwerkes des Transistors :
ID
Übertragungs- ICC Ausgangs-
Steigung = 1/( RD+RS)
kennlinie kennlinien
IDSS
VGS0=0V
Steigung = 1/RS ID0 Q0
VGS VDS
VGSB VGS VDS0 VDD
Figur 4-20 : Arbeitspunkt und Kennlinienschar.
4.2.5.3 Polarisierung mit Spannungsteiler
Die Figur 4-21 zeigt die Polarisierungs-Schaltung eines JFET mit Hilfe eines Spannungsteilers :
VDD
R1 RD
ID
D
G VDS
S
VG S
VG R2 RS
Figur 4-21 : Polarisierung mit Spannungsteiler.
Azizi. A - 15 - 14/12/2004
Diese Polarisierung ähnelt der eines Bipolar-Transistors mit dem Unterschied, dass der Gatestrom
Null ist. Das Gate-Potential VG wird durch den Spannungsteiler (VDD,R1 und R2) festgelegt. Die
folgenden Beziehungen gestatten die Berechnung des Arbeitspunktes Q0(VDS0, ID0) :
R2 VG − VGS
VG = V DD = VGS + I D RS → ID = (4.14)
R1 + R2 RS
2
⎛ V ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟ (4.15)
⎝ VGSB ⎠
2
VG − VGS ⎛ V ⎞
→ = I DSS ⎜⎜ 1 − GS ⎟⎟ (4.16)
RS ⎝ VGSB ⎠
Der Arbeitspunkt des Transistors (Schnittpunkt von (4.14) und (4.15) sowie der Einfluss der
Transistor-Kennlinien auf seine Stabilität wird in einer graphischen Darstellung offensichtlich.
ID
2
⎛ V ⎞ IDSS2
I D = I DSS ⎜⎜ 1 − GS ⎟⎟
⎝ VGSB ⎠
VG − VGS
ID = IDSS1
RS
Q2
ID2
ID1
Q1
VG S
VG SB 2 VG SB 1 VG
Figur 4-22 : Polarisierung mit Spannungsteiler und Verschiebung des Arbeitspunktes in Abhängigkeit von den
Transistor-Eigenschaften.
Man erkennt die leichte Erhöhung des Drain-Stromes ID zwischen Q1 und Q2. Eine höhere Gate-
Spannung VG und ein grösserer Source-Widerstand RS würden die Änderung von ID weiter
verringern (die Gerade wird flacher). Eine starke Erhöhung dieser beiden Grössen (VG und RS)
würde jedoch wesentlich höhere Speisespannungen bedingen, was in den meisten Anwendungen
nicht zu empfehlen ist.
Übung 4-2 : Für den JFET der Schaltung der Figur 4-21 hat man : IDSS1=13mA,
IDSS2=22mA, VGSB1=-4V, VGSB2=-6V. VDD=25V, R1=120kΩ, R2=15kΩ, RS=2kΩ, R1=5kΩ.
Berechnen Sie die Arbeitspunkte.
4.2.5.4 Polarisierung durch Stromquelle
• Variante mit zwei Speisespannungen
Durch die Verwendung eines Bipolar-Transistors als Stromquelle kann der Arbeitspunkt eines
JFET stabil eingestellt werden :
Azizi. A - 16 - 14/12/2004
VDD
ID
RD
IDSS2
ID
VDS IDSS1
VG S
RG Q2
Id1 =Id2 =IC
VB E IE
Q1
RE
VEE VG SB 2 VG SB 1 VG S
Figur 4-23 : Polarisierung mit Stromquelle (BJT) und Verschiebung des Arbeitspunktes.
Der Bipolar-Transistor arbeitet als Stromquelle (IE≈ IC) deren Wert durch den Widerstand RE und
die (negative) Spannung VEE festgelegt wird. IC ist gleichzeitig auch der Drain-Strom des JFET.
| V EE | −VBE
I D = I E ≈ IC = (4.17)
RE
Der Drain-Strom wird damit von aussen vorgegeben, und hängt nicht von den Eigenschaften des
JFET ab.
• Variante mit nur einer Speisespannung
Man kann diese Art der Polarisierung mit nur einer Speisespannung (zum Beispiel VDD)
verwirklichen :
VDD
RD
R1 ID
VDS
RG VG S
VB E IE
VB R2 RE
Figur 4-24 : Polarisierung durch Stromquelle (BJT) mit nur einer Speisespannung.
Unter Vernachlässigung des Basisstromes des Biploar-Transistors kann man den Strom ID
berechnen aus :
VB − VBE ⎛ R2 ⎞ 1
I D = I E ≈ IC ≈ = ⎜⎜V DD − VBE ⎟⎟ (4.18)
RE ⎝ R1 + R2 ⎠ RE
Azizi. A - 17 - 14/12/2004
4.2.6 JFET - Schaltungen
4.2.6.1 Verstärker mit Source-Kopplung (Commun Source, CS)
Die Figur 4-25 zeigt das Schaltbild eines JFET-Verstärkers mit Source-Kopplung (CS) :
VDD
R1 RD
ID Co
Ci D
G
S
Rin RL
vin vout
R2 RS CS
Figur 4-25 : JFET-Verstärker mit Source-Kopplung.
Die Analyse dieser Schaltung wird analog zu der eines Verstäkers mit Emitter-Kopplung
durchgeführt (CE) :
• Gleichsignal-Ersatzschaltung um den Arbeitspunkt Q0(VDS0, ID0) zu bestimmen.

• Wechsel- Kleinsignal-Ersatzschaltung um den Eingangswiderstand Ri, den
Ausgangswiderstand R0 und den Leerlauf-Verstärkungsfaktor Ave der Stufe zu berechnen.
• Verwendung einer Verstärker-Ersatzschaltung (mit Ri, R0 und Ave) um den gesamten
Verstärkungsfaktor mit dem Innenwiderstand der Signalquelle Rin und dem Lastwiderstand
RL zu berechnen.
VDD
R1 RD
G D
ID
D i d= gm vgs
G VDS vgs R12 RD vo
S
VG S
VG Ri R0
R2 RS S
a) Gleichsignal-Ersatzschaltung. b) Wechselsignal-Ersatzschaltung.
Figur 4-26 : Gleich- und Wechselsignal-Ersatzschaltungen der Stufe (Transistor und Polarisierungs-
Widerstände).
Mit Hilfe der Gleichsignal-Ersatzschaltung wird zuerst der Arbeitspunkt des Transistors Q0(VDS0,
ID0) bestimmt. In der Schaltung der Figur 4-25 wird die Polarisierung durch einen Spannungsteiler
durchgeführt. Der Arbeitspunkt geht aus den Beziehungen (4-14) bis (4.16) hervor. Die
Wechselsignal-Ersatzschaltung der Stufe (Transistor mit den Polarisierungs-Widerständen)
gestattet die Wechselsignal-Kenngrössen des Verstärkers zu berechnen :
Azizi. A - 18 - 14/12/2004
• Eingangswiderstand Ri :
Ri = R12 = R1 || R2 (4-19)
• Ausgangswiderstand R0
R0 = RD (4-20)
• Leerlauf-Verstärkungsfaktor Ave der Stufe :
v0
Ave = = − g m RD (4-21)
v gs
• Und schliesslich wird die gesamte Verstärkung AV direkt mit Hilfe der Verstärker-
Ersatzschaltung berechnet (lineares Zweitor), unter Berücksichtigung des
Quellwiderstandes Rin und der Last RL :
G D
Rin id Rin R0
vin vin vi Ri RL vout
vi R12 vgs RD vout Ave vi
S
Ri R0
Figur 4-27 : Lineare Ersatzschaltungen des Verstärkers.
v 0 ut Ri RL Ri RL
AV = = Ave = − g m RD (4-22)
v in Rin + Ri R0 + RL Rin + Ri R0 + RL
Übung 4-3 : Für den JFET der Schaltung in Figur 4-25 gelte: IDSS=15mA, VGSB=-5V,
vinpp=10mv, VDD=20V, R1=68kΩ, R2=6.8kΩ, RS=1.1kΩ, RD=2.5kΩ, RL=10kΩ.
Berechnen Sie Ri, R0, Ave, Av und die Amplitude des Ausgangssignals vout.
Azizi. A - 19 - 14/12/2004
4.2.6.2 Stabilisierung des Verstärkers mit Source-Kopplung (CS)
Durch Einfügen eines nicht entkoppelten Widerstandes RSS an der Source kann der Arbeitspunkt
besser stabilisiert werden und gleichzeitig die Verzerrung des Ausgangssignals, welche von der
Nichtlinearität der Beziehung (4.7) herrührt, vermindert werden.
VDD
R1 RD
ID Co
Ci D
G T1
S
Rin
RSS
vin RL
R2
RS CS
Figur 4-28 : Stabilisierter Verstärker mit Source-Kopplung (CS).
Die Gleich- und Wechselsignal-Ersatzschaltungen dienen respektive zur Berechnung des

Arbeitspunktes und des Verstärkungsfaktors AV.
VDD
G D
R1 RD Rin id
vgs
ID
D vin S R
vi R12 D v0 RL vout
G VDS
S RSS
VG S
VG
R2 RST Ri R0
Figur 4-29 : Lineare Ersatzschaltungen des stabilisierten Verstärkers mit Source-Kopplung.
Es handelt sich um eine Polarisierung durch Spannungsteiler, und der Arbeitspunkt wird auf
dieselbe Weise wie beim nicht stabilisierten Verstärker mit Sourcec-Kopplung CS bestimmt :
RST = RS + RSS (4.23)
Die Eingangs- und Ausgangswiderstände Ri und R0 ändern sich nicht.
Der Leerlauf-Verstärkungsfaktor Ave der Stufe ist gegeben durch :
v0 gm RD RD (4.24)
Ave = =− =−
vi 1 + g m R SS 1
+ R SS
gm
Um die Änderungen der Transkonduktanz stark abzuschwächen, muss RSS>>1/gm sein. Dies setzt
die Spannungsverstärkung Ave herab, und ihr Wert geht gegen –RD/RSS.
Azizi. A - 20 - 14/12/2004
4.2.6.3 Verstärker mit Drain-Kopplung (Commun Drain, CD)
Die Figur 4-30 zeigt einen Verstärker mit Drain-Kopplung (CD).
VDD
R1
ID
Ci D
Co
G T1
S
Rin
vin
R2 RS RL vout
Figur 4-30 : JFET-Verstärker mit Drain-Kopplung (DC).
Das zu verstärkende Signal vin liegt am Gate an, und der Ausgang wird an der Source des
Transistors abgegriffen. Die Gleich- und Wechselsignal-Ersatzschaltungen des Verstärkers mit
Drain-Kopplung CD sind in Figur 4-31 dargestellt :
VDD D
R1 ID id
G S
T1 Rin vgs
vin vi R12 RS RL vout

R2 RS
Ri R0
Figur 4-31 : Gleich- und Wechselkleinsignal-Ersatzschaltungen des Verstärkers mit Drain-Kopplung (CD).
Der Arbeitspunkt Q0(VDS0, ID0) wird wie beim Verstärker mit Source-Kopplung CS durch die
Widerstände R1, R2 und RS festgelegt. Für die Wechselsignal-Kenngrössen erhält man :
Ri = R12 = R1 || R2 (4.25)
1 RS
R0 = RS || = (4.26)
g m 1 + RS g m
v out Ri g m ( R S || R L )
AV = = (4.27)
v in Rin + Ri 1 + g m ( R S || R L )
Man bekommt dieselben Ergebnisse, wenn man die Verstärker-Ersatzschaltung mit den Ein- und
Ausgangswiderständen Ri und R0 und dem Leerlauf-Verstärkungsfaktor Ave der Stufe betrachtet :
Azizi. A - 21 - 14/12/2004
G id Rin R0
S
vgs vin vi Ri RL vout
Rin Ave vi
vin vi R12 RS v0
Ri R0
Figur 4-32 : Kleinsignal-Ersatzschaltung und äquivalentes Zweitor des Verstärkers mit Drain-Kopplung.
Mit :
v0 g m RS
Ave = = (4.28)
v i 1 + g m RS
v out Ri RL
AV = = Ave (4.29)
v in Rin + Ri R0 + RL
Durch Ausrechnen von (4.27) ergibt sich (4.29).
Übung 4-4: Man hat für die Schaltung der Figur 4-30 : IDSS=20mA,VGSB=-4V, vinpp=10mv,
VDD=20V, R1=68kΩ, R2=68kΩ, RS=3.3kΩ, RL=10kΩ.
Berechnen Sie Ri, R0, Ave, Av sowie die Amplitude von vout.
4.2.6.4 Verstärker mit Gate-Kopplung (Commun Gate, CG)
Die Schaltung eines JFET mit Gate-Kopplung ähnelt der des Verstärkers mit Basis-Kopplung mit
dem Bipolar-Transistor. Die Figur 4-33 zeigt die beiden Varianten eines Verstärkers mit Gate-
Kopplung :
• Gate direkt an Masse (mit zwei Speisespannungen VDD>0 und VSS<0).

• Gate an der Wechselsignal-Masse (mit einem Entkoppel-Kondensator CG und VDD>0).
S D S D
T1 T1
Ci Co Ci Co
Rin Rin RD
RS G RD G R1
RL vout RS RL vout
VSS VDD vin
R2 VDD
CG masse
Wechsel-
alternative
signal-
Masse
a) : Gate direkt an Masse angeschlossen. b) : Gate an Wechselsignal-Masse.
Figur 4-33 : JFET-Verstärker mit Gate-Kopplung.
Azizi. A - 22 - 14/12/2004
Der Arbeitspunkt wird anhand der Gleichsignal-Ersatzschaltungen bestimmt :

S
IS T1 ID IS T1 ID
VG S RD VG S
G R1 RS G RD
RS
VG R2 VDD VSS VDD
a) : Polarisierung mit Spannungsteiler. b) : Polarisierung mit zwei Speisespannungen.
Figur 4-34: Gleichsignal-Ersatzschaltungen des JFET-Verstärkers mit Gate-Kopplung.
Für den Fall der Polarisierung durch Spannungsteiler (Figur 4-34a) gestatten die Beziehungen
(4-14) bis (4.16) die Berechnung des Arbeitspunktes Q0(VDS0, ID0).
Wenn die Polarisierung mit zwei Speisespannungen durchgeführt wird (Figur 4-34b), berechnet
sich der Arbeitspunkt aus :
− V SS − VGS
V SS = − I D R S − VGS → ID = (4.30)
RS
2
⎛ V ⎞
I D = I DSS ⎜⎜ 1 − GS ⎟⎟ (4.31)
⎝ VGSB ⎠
Die Wechselsignal-Kenngrössen werden anhand der Wechselsignal-Ersatzschaltung berechnet. Für

die beiden Polarisierungsarten sind das Wechselsignal- und das (lineare) Kleinsignal-
Ersatzschaltbild jeweils identisch :
S D ii S is id D
T1
Rin Rin i RS vgs
vin RS G RD RL vout vin vout
vi RS G RD v0 RL
Ri R0 Ri R0
a) : Wechselsignal-Ersatzschaltung. b) : Kleinsignal-Ersatzschaltung.
Figur 4-35: Wechselsignal- und Kleinsignal-Ersatzschaltungen des JFET-Verstärkers mit Gate-Kopplung.
Man erhält daraus :
1 RS
Ri = RS || = (4.32)
g m 1 + RS g m
R0 = RD (4.33)
v
Ave = 0 = g m RD (4.34)
vi
i
Ai = d = 1 (4.35)
is
Azizi. A - 23 - 14/12/2004
Der Verstärker mit Gate-Kopplung hat wie der mit Basis-Kopplung einen niedrigen
Eingangswiderstand Ri, und das Ausgangssignal ist in Phase mit dem Eingangssignal. Die
Spannungsverstärkung wird vom Drain-Widerstand und von der Transkonduktanz gm des
Transistors bestimmt. Die Stromverstärkung (Ai) ist gleich Eins. Der Ausgangswiderstand des
Verstärkers ist der Drain-Widerstand RD des Transistors. Schliesslich folgt die gesamte
Verstärkung AV aus :
ii S is id D
Rin vgs Rin R0

vin G RD RL vout vi vout
vi RS vin Ri Ave vi RL
Ri R0
a) : Kleinsignal-Ersatzschaltung. b) : äquivalentes Zweitor des Verstärkers.
Figur 4-36: Kleinsignal- und Zweitor-Ersatzschaltungen des JFET-Verstärkers mit Gate-Kopplung.
v out Ri RL Ri RL
AV = = Ave = g m RD (4.36)
v in Rin + Ri R0 + RL Rin + Ri R0 + RL
Übung 4-5 : Zeigen Sie, dass der Eingangswiderstand Ri des Verstärkers mit Gate-Kopplung CG
durch (4.32) gegeben ist.
Übung 4-6 : Man hat für die Schaltung der Figur 4-33b: IDSS=20mA,VGSB=-4V, vinpp=5mv,
Rin=50Ω, VDD=30V, R1=50kΩ, R2=3.3kΩ, RS=1kΩ, RD=4.7kΩ, RL=10kΩ.
Berechnen Sie Ri, R0, Ave, Av sowie die Amplitude des Ausgangssignals vout.
Azizi. A - 24 - 14/12/2004
4.2.6.5 Kaskode-Verstärker
Die Kaskode ist eigentlich ein zweistufiger Verstärker. Bei der Variante mit JFETs handelt es sich
um einen Verstärker mit Source-Kopplung (CS) gefolgt von einer Stufe mit Gate-Kopplung (CG),
wie in Figur 4-37 gezeigt :
Source-Kopplung
source commune Gate-Kopplung
grille co mmune
S2 D2
D1 T2
ID1 ID2
G1 T1 G2 RD2
R1
S1
vout
vin
RG 1 RS1
R2 VDD
Figur 4-37 : Kaskode-Verstàrker (Source-Kopplung + Gate-Kopplung).
Man nimmt an, dass die beiden Transistoren identisch sind. Der erste (T1), welcher als CS-
Verstärker geschaltet ist, wird über den Gate-Widerstandes RG polarisiert, während der zweite
(T2), welcher als Verstärker mit Gate-Kopplung geschaltet ist, vom Spannungsteiler aus R1 und R2
polarisiert wird. Man stellt fest, dass :
• die beiden Transistoren vom selben Drain-Strom durchflossen werden (ID1= ID2).
• der Ausgangswiderstand (am Drain) von T1 gleichzeitig der Eingangswiderstand Ri von T2
ist.
Der Arbeitspunkt von T2 :Q2(VDS2, ID2) kann direkt bestimmt werden, nachdem man zunächst den
Strom ID1 der Stufe mit Source-Kopplung gemäss der in Abschnitt (4.2.5.2) dargestellten Methode
berechnet hat, denn ID1= ID1. Die Wechselsignal-Kenngrössen werden mit Hilfe des Kleinsignal-
Ersatzschaltbildes und der Zweitor-Ersatzschaltung des Verstärkers bestimmt.
G1 D1 S2 D2
i d1 i d2
vgs2
vin RG vi1 RD2 vout
G2
S1
Figur 4-38 : Kleinsignal-Ersatzschaltung des Kaskode-Verstärkers.
R02
vin Ri1 vi1 Ave1 vi1 R01 =Ri2 vi2 vout
Ave2 vi2
Figur 4-39 : Lineare Zweitor-Ersatzschaltung des Kaskode-Verstärkers.
Azizi. A - 25 - 14/12/2004
Man erhält :
I D1 = I D 2 → gm 1 = gm 2 = gm (4.37)
v i 1 = v in et Ri 1 = RG 1 (4.38)
1
RD 1 = R01 = Ri 2 = (4.39)
gm 2
1
Ave 1 = − g m 1 RD 1 = − g m 1 = −1 (4.40)
gm 2
1
Ri 2 = (4.41)
gm 2
v i 2 = Ave 1 v i 1 = Ave 1 v i 1 = −v in (4.42)
v out = g m 2 RD 2 v i 2 = − g m 2 RD 2 v in (4.43)
Schliesslich ist der Verstärkungsfaktor AV (ohne Quellwiderstand Rin und ohne Lastwiderstand RL)
des Kaskode-Verstärkers :
v out
AV = = − g m RD 2 (4.44)
v in
Die Spannungsverstärkung des Kaskode-Verstärkers ist also gleich der eines Verstärkers mit
Source-Kopplung. Der wichtigste Vorteil eines solchen Verstärkers ist seine kleine Eingangs-
Kapazität verglichen mit einem Verstärker mit Source-Kopplung und damit seine grössere
Bandbreite.
Die wichtige Rolle welche die Eingangs-Kapazität eines Verstärkers für seine Frequenzantwort
spielt wird im Kapitel über das Frequenzverhalten der Transistorverstärker erörtert werden.
Übung 4-7 : Für den Verstärker der Figur 4-40 (T1 und T2 identisch) gelte :
S2 D2
D1
ID1 T2 ID2
G1 T1 G2 RD2
R1
S1
Rin RL vout
RG1 RS1
R2 VDD
vin
Figur 4-40 : Kaskode-Verstärker mit Quell- und Lastwiderständen.
VDD=30V, IDSS=20mA,VGSB=-4V, vinpp=5mv, Rin=5kΩ, RG1=47kΩ, RS1=820Ω, , R1=47kΩ,

R2=20kΩ, RD2=4.7kΩ, RL=10kΩ.
Berechnen Sie Av sowie die Amplitude des Ausgangssignals vout.
Azizi. A - 26 - 14/12/2004
4.2.6.6 Analog-Schalter
Genauso wie der Bipolar-Transistor kann auch der JFET als Schalter betrieben werden! In diesem
Fall wird der Transistor, in Abhängigkeit von der Steuerspannung entweder gesperrt oder gesättigt
sein.
ID
VDD
RD IDSS
ID
gesättigt
saturé
Lastgerade
droite de charge
IDsat
=0 V gesperrt
bloqué
VG S
≤VG SB VDS
VDSsat
Figur 4-41 : Betrieb des JFET als Schalter (gesperrt oder gesättigt).
Wenn die Steuerspannung VGS<VGSB , ist der Drain-Strom Null (ID=0) und der Transistor ist
gesperrt (VDS=VDD → offener Schalter).
Wenn VGS=0, ist der Drain-Strom (ID) gross , und abhängig vom Wert des Drain-Widerstandes RD
kann der Transistor leicht sättigen (VDS<VP → geschlossener Schalter).
Man kann diese beiden Extrem-Zustände auf der Lastgeraden des Transistors unterscheiden.
Im Gegensatz zum Bipolar-Transistor besitzt der JFET in Sättigung (Ohm’scher Bereich) einen
Durchlasswiderstand rDSP gleich dem Verhältnis aus Spannung VDS und Drain-Strom ID:
V DS V DSsat
rDSP = = (4.45)
ID I Dsat
Abhängig vom Typ des JFET kann dieser Widerstand einige hundert Ohm betragen.
Normalerweise ist die Drain-Source-Spannung eines JFET-Schalters viel kleiner als die Abschnür-
Spannung (VDS<<VP). Der Drain-Strom ID bleibt ebenso viel kleiner als IDSS. Die
Ausgangskennlinie ID=f(VDS) ist praktisch linear. Für Signale kleiner Amplitude (Wechsel-
Kleinsignale) ist der Durchlasswiderstand des JFET dann durch den Kehrwert der Steigung der
Kennlinie gegeben (siehe auch (4.6)) :
∆VDS
rdsp = (4.46)
∆I D
Die Steigung der Kennlinie ist am grössten (kleinster Widerstand) bei VGS=0 und wird immer
kleiner, wenn VGS negative Werte annimmt. Für VGS=VGSB wird sie waagrecht (höchster
Widerstand). Es handelt sich also richtig um einen Spannungs-gesteuerten Widerstand.
Azizi. A - 27 - 14/12/2004
Beispiel 1 : Parallel-Schalter :
Die Figur 4-42 zeigt das Schaltbild eines Parallel-Schalters (Shunt), der mit einem JFET
verwirklicht wurde, und seine lineare Ersatzschaltung :
vin vin RD vout

RD vout
T1
rdsp
Vcommande
VSteuer
a) : Parallel-Schalter b) : Ersatzschaltung.
Figur 4-42 : Parallel-Schalter und seine Ersatzschaltung.
Der JFET wird für Wechsel-Kleinsignale durch seinen Durchlasswiderstand ersetzt. Damit das
Ausgangssignal sehr nahe an Null ist, wenn der Schalter geschlossen wird (T1 gesättigt), muss rdsp
sehr klein im Vergleich zu RD sein.
Beispiel 2 : Serie-Schalter :
Die Figur 4-43 stellt das Schaltbild eines mit einem JFET verwirklichten Serie-Schalters dar,
sowie seine lineare Ersatzschaltung :
T1
vin vout vin rdsp vout
RD RD
VV Steuer
commande
a) : Serie-Schalter b) : Ersatzschaltung
Figur 4-43 : Serie-Schalter und seine Ersatzschaltung.
Auch hier wird der JFET durch seinen Durchlasswiderstand für kleine Wechselsignale ersetzt.
Damit das Ausgangssignal fast gleich mit dem Eingangssignal sei, wenn der Schalter geschlossen
wird (T1 gesättigt), muss rdsp sehr klein im Vergleich zu RD sein.
Azizi. A - 28 - 14/12/2004
Beispiel 3 : Multiplexer
Das Prinzip eines JFET-Multiplexers ist in Figur 4-44 dargestellt :
T1
vin1
T2
vin2
T2
RD vout
vin3
V1 V2 V3
Figur 4-44 : JFET-Multiplexer.
Damit der Multiplexer richtig arbeitet, muss einer der drei Schalter (JFET) geschlossen (JFET
gesättigt) und die beiden anderen offen (JFET gesperrt) sein. Abhängig vom Zustand der
Steuerspannungen (Vi) wird das Ausgangssignal eine der zu multiplexenden Spannungen (vini)
sein.
Zum Beispiel, wenn
V2=V3≤VGSB und V1=0 :
T1 wird gesättigt (Schalter geschlossen), T2 und T3 werden gesperrt (Schalter offen) und am
Ausgang erscheint das Signal vin1.
Azizi. A - 29 - 14/12/2004
4.2.6.7 Spannungsgesteuerter Widerstand
Der Sättigungsbereich eines JFET wird auch Ohm’scher Bereich genannt. Wenn in diesem Bereich
die Spannung zwischen Drain und Source sehr klein im Vergleich zur Abschnür-Spannung des
Kanals ist (VDS<<VP), besteht eine gute Proportionalität zwischen dem Strom ID und der
Spannung VDS. Der Proportionalitätsfaktor geht aus der Steigung der Kennlinie ID=f(VDS) hervor.
Ausserdem ändert sich die Steigung der Kennlinie in Abhängigkeit von der Gate-Source-Spannung
VGS. Der JFET verhält sich also in der Nähe des Ursprungs wie ein veränderlicher Spannungs-
gesteuerter Widerstand.
Die Figur 4-45 zeigt die typischen Kennlinien ID=f(VDS) eines JFET für Werte von |VDS|< 100mV
und von VGS zwischen VGSB und 0 :
ID[mA]
1.0
VGS=0
VG S= -1V
0.50
VG S= -2V
VG S= -3V
-50 VG S= -4V
0 50 VDS [mV]
Figur 4-45 : Kennlinien ID=f(VDS)|VGS (Parameter) eines JFET.
Man erkennt die Symmetrie der Kennlinien bezüglich des Ursprungs. Der JFET verhält sich
tatsächlich wie ein veränderlicher Widerstand, gesteuert von der Spannung VGS. Wenn er so
verwendet wird, braucht der JFET keine Speisespannung. Die Amplitude des Wechselsignals
reicht aus um die Spannung VDS zu ändern.
Zum Beispiel für :
V DS 0.1V
VGS = 0 rdsp = ≈ ≈ 133.3Ω
I D 0.075 mA
Azizi. A - 30 - 14/12/2004
4.2.6.8 Automatische Verstärkungsregelung (Automatic Gain Control, AGC)
Von einem Sender ausgehende elektromagnetische Wellen werden in Abhängigkeit von der
durchlaufenen Entfernung abgeschwächt. Bei einem Empfänger kommt eine stark veränderliche
Leistung in Abhängigkeit von seinem Abstand zur Sendestation an. Die so aufgefangenen Signale
haben demnach veränderliche Amplituden am Antennenausgang. Diese Signale müssen für den
Endgebrauch weiterverarbeitet (verstärkt, gefiltert, demoduliert usw.) werden. Bei der
Signalverarbeitung verwendet man oft einen Verstärker mit veränderlicher Verstärkung, damit die
Amplitude des Ausgangssignals innerhalb von gut bestimmten (unteren und oberen) Schranken
bleibt. Dazu werden Schaltungen mit automatischer Verstärkungsregelung (automatic gain control,
AGC) eingesetzt. Das Prinzip einer solchen Schaltung ist in Figur 4-46 gezeigt :
étages
Folge- autres
andere
v0
suivants
Stufen étages
Stufen
T1
v in détecteur
RS RD negative
de crête
Spitzen-
négative
erkennung
VDD
RG
VAGC
Figur 4-46 : Automatische Verstärkungsregelung (AGC).
Das Eingangssignal vin wird von T1, welcher in Source-Kopplung geschaltet ist, verstärkt. Die
Spannungsverstärkung Ave des Verstärkers ändert sich linear mit der Transkonduktanz gm von T1.
Die Transkonduktanz gm ändert sich mit der Spannung VGS (siehe (4.9)) :
⎛ V ⎞
g m = g m 0 ⎜⎜ 1 − GS ⎟⎟ (4.47)
⎝ VGSB ⎠
Ein Detektor negativer Spitzenwerte erzeugt an seinem Ausgang eine negative Spannung VAGC
proportional zum Spitzenwert des Signals v0, im Vergleich zu einem vorgegebenen Sollwert. VAGC
ist an das Gate von T1 über den Widerstand RG angeschlossen. Wenn sich die Amplitude von v0
nicht ändert, bleibt VAGC konstant und ebenso die Verstärkung des Verstärkers. Wenn die
Amplitude von v0 ansteigt, erzeugt der Detektor des Spitzenwerts eine stärker negative Spannung
VAGC. Die Spannung VGC wird stärker negativ, und verringert damit die Transkonduktanz gm, die
Verstärkung Ave des Verstärkers und schliesslich das Ausgangssignal v0. Wenn dagegen die
Amplitude von v0 fällt, kehrt sich der Vorgang um, um wieder ein Gleichgewicht zu erreichen. Die
Verstärkung des Verstärkers wird automatisch gesteuert und angepasst.
Azizi. A - 31 - 14/12/2004
4.3 MOSFET (Metal Oxide Semiconductor Field Effect Transistor)
Die MOS-Technik (Metal Oxyde Semiconductor) erhält ihren Namen gemäss der Natur ihrer
Bestandteile : Das Gate des Transistors ist aus Metall und ist vom Substrat (Halbleiter vom Typ N
oder P) des Transistors durch eine dünne Schicht aus isolierendem Material (Silizium-Oxyd SiO2)
getrennt. Deswegen heissen diese Transistoren auch : ″Feldeffekt-Transistoren mit isoliertem
Gate oder Isolated Gate Field Effect Transistors (IGFET)″.
Das Grundprinzip des MOSFET wurde bereits vor 1940 gefunden, aber seine Herstellung gelang
erst in den sechziger Jahren.
Aufgrund ihres Aufbaus werden zwei Haupttypen von MOS-Transistoren unterschieden :

• Verarmungs-MOST (depletion mode MOST)
• Anreicherungs-MOST (enhancement mode MOST)
4.3.1 Verarmungs- oder selbstleitender MOS-Feldeffekt-Transistor

(Depletion Mode MOSFET)
4.3.1.1 Aufbau
Der Aufbau eines Verarmungs-MOS-Transistors (N-Kanal) ist in Figur 4-47 dargestellt :

S G D
SiO2 D
SiO2
Isolier-
isolant
schicht
N+ N+ G
P B
zone de
Raumladungs- grille isolée
isoliertes
(métallique) canal + )+
Gebiet déplétion Gate (Metall) Kanal(N
(N )
S
B Substrat(P)
substrat (P)
Figur 4-47 : Aufbau eines N-Kanal Verarmungs-MOSFET, und sein elektrisches Schaltsymbol.
Ein Verarmungs-MOSFET mit N-Kanal entsteht, wenn in einem Substrat (Bulk, B) vom Typ P
zwei Gebiete (D: Drain und S: Source) aus Halbleiter vom Typ N+ (stark gedopt) durch Diffusion
eingebaut werden, welche durch einen Kanal gleichen Typs verbunden sind (unter der Elektrode
des Gates G).
Auf dieselbe Weise entsteht ein MOSFET mit P-Kanal, wenn in einem Substrat (Bulk, B) vom
Typ N zwei Gebiete (D: Drain und S: Source) aus Halbleiter vom Typ P+ (stark gedopt) durch
Diffusion eingebaut werden, welche durch einen Kanal gleichen Typs verbunden sind (unter der
Elektrode des Gates G). Dies ist in Figur 4-48 gezeigt.
S G D
SiO2
SiO2
Isolier- D
isolant
schicht
P+ P+
N G B
zone de
Raumladungs- grille isolée
isoliertes
Gebiet déplétion (métallique) canal +)+
(P(P
Gate (Metall) Kanal )
S
Substrat(N)
B substrat (N)
Figur 4-48 : Aufbau eines P-Kanal Verarmungs-MOSFET, und sein elektrisches Schaltsymbol.
Azizi. A - 32 - 14/12/2004
Man sieht, dass sich der Aufbau eines Verarmungs-MOSFET von dem eines JFET durch sein Gate
aus Metall unterscheidet, welches vom Kanal isoliert ist, und durch einen zusätzlichen Anschluss
am Substrat welcher mit dem Buchstaben ″B″ gekennzeichnet wird. Das Substrat vom Typ ″P″
kann auch als Steuerelektrode des Transistors betrachtet werden. Aber wegen seiner schwachen
Dopierung kann es nicht sehr wirkungsvoll als Steuerelektrode dienen, und ist deswegen fast
immer mit der Source verbunden. Siehe auch Figur 4-49.
D D
G G
S S
Figur 4-49 : Elektrische Schaltsymbole von Verarmungs-MOSFETs bei denen Substrat und Source
verbunden sind.
Das Gate ist vom Kanal durch eine dünne Schicht aus Silizium-Oxyd (SiO2) getrennt , welches
sehr gut isoliert. Das Gate eines MOSFET hat daher einen sehr hohen Widerstand (109 bis 1013 Ω).
Man kann annehmen, dass es sich wie ein offener Kreis verhält, und dass der Gate-Strom IG=0.
4.3.1.2 Ausgangs- und Übertragungs-Kennlinien
• Einfluss der Gate-Source-Spannung (VGS)
Wie bei den JFETs steuert die Spannung VGS zwischen Gate ″G″ und Source ″S″ die Breite des
Kanals. Bei VGS=0 ist der Übergang nicht polarisiert und der Kanal hat seine Ruhezustands-Breite
(Figur 4-50):
VDS = 0
S VG S= 0 G D D
G
VDS = 0
N+ N+
P S
zone de
Raumladungs- VG S = 0
dé plétion
Gebiet canal
Kanal
Figur 4-50 : Einfluss von VGS auf die Breite des Kanals (VGS=0,VDS=0).
Eine Spannung VGS<0 erzeugt ein elektrisches Feld durch die isolierende Schicht hindurch und
über dem inneren PN-Übergang. Diese Spannung drückt die freien Elektronen aus dem Kanal
heraus. Ein zweites Raumladungsgebiet entsteht an der Nahtstelle des Kanals zwischen Isolierung
und Halbleiter. Diese verringert dementsprechend die Breite des Kanals (Figur 4-51). Der
Ausdruck der Verarmung hebt im Deutschen die Verringerung der Dichte der beweglichen
Ladungsträger im Kanal infolge einer negativen Spannung (VGSB≥VGS≥0) hervor
(appauvrissement, depletion).
Azizi. A - 33 - 14/12/2004
Wenn VGS zwischen Null und der Sperrspannung liegt (VGSB≥VGS ≥0), ist die Arbeitsweise eines
Verarmungs-MOSFET genau dieselbe wie die eines JFET (siehe Figur 4-51).
D
VDS = 0
S VG S< 0 G D G
VDS = 0
N+ S
N+ P
zones de
verbreiterte
VG S ≤ 0
dé plétion
Raumladungs- canal rétré
verengter ci
Kanal
gebieteélargie
Figur 4-51 : Einfluss von VGS auf die Breite des Kanals (VGS<0, VDS=0).
Im Grenzfall bei VGS=VGSB wird der Kanal auf seiner ganzen Länge abgeschnürt (Figur 4-52):
D
VDS = 0
S VG S=VG SB G D G
VDS = 0
S
N+ N+
P VG S = VG SB
zone de
verbreiterte
dé plétion
Raumladungs-
canal pincéKanal
gebiete abgeschnürter
élargie
Figur 4-52 : Einfluss von VGS auf die Breite des Kanals (VGS=VGSB, VDS=0).
Durch das isolierte Gate des MOSFET können auch positive Spannungen VGS angelegt werden.
Dann ziehen die positiven Ladungen auf dem Gate noch weitere freie Elektronen von der Source
(N+) in den Kanal. Die Erhöhung der Anzahl der frei beweglichen Elektronen verbreitert den
Kanal im Vergleich zum Ruhezustand (VGS=0). Der Widerstand des Kanals verringert sich und ein
höherer Strom kann durch ihn fliessen. Hier besteht ein grundsätzlicher Unterschied in der
Arbeitsweise eines Verarmungs-MOSFET im Vergleich zum Sperrschicht-FET.
VDS = 0 D
S VG S> 0 G D
G
VDS = 0
N+ N+
P S
zone de
Raumladungs- VG S >0
dé plétion
gebiet canal élargi
verbreiterter Kanal
Figur 4-53 : Einfluss von VGS auf die Breite des Kanals (VGS>0, VDS=0).
• Einfluss der Drain-Source-Spannung (VDS)
Beim Anlegen einer Spannung VDS>0 zwischen Drain und Source entstehen genau die gleichen
Auswirkungen wie im Fall eines JFET. Ein stärker positives Potential des Drain (N+) erhöht die
Breite des Raumladungsgebiets an der Oberfläche des Siliziums genauso wie ein negatives Gate-
Azizi. A - 34 - 14/12/2004
Potential. Dieses positive Potential vergrössert ebenfalls, wenn auch in geringerem Mass die Breite
der Raumladungsgebiete der Übergänge zwischen dem Substrat und dem Kanal, wegen der
schwächeren Dopierung des Substrats. Die Drain-Seite des Kanals wird immer schmäler, je weiter
die Spannung VDS ansteigt (siehe Figur 4-54). Im Grenzfall bei VDS=VP (der Abschnür-Spannung)
schliesst sich die Drain-Seite des Kanals vollständig. Man sagt dann auch, der Kanal sei
abgeschnürt.
Die Abschnürspannung (VP) ist natürlich gleich der negativ genommenen Sperrspannung (VGSB)
des Kanals unter dem Einfluss von VGS :
V P = −VGSB (4.48)
Vor der Abschnürung des Kanals (0<VDS<VP) ändert sich der Drain-Strom ID proportional zu VDS
(Ohm’sches Verhalten). Sobald der Kanal abgschnürt ist, steigt ID nicht mehr an, und der
MOSFET verhält sich wie eine von der Spannung VGS gesteuerte Stromquelle.
VDS >0
D
S VG S= 0 G D ID
G
N+ N+ S VDS > 0
P
zone de
Raumladungs- VG S = 0
dé plétion
gebiet canal rétré
verengter Kanalci
Figur 4-54 : Verengung des Kanals unter dem Einfluss der Spannung VDS.
Wie man erkennt, ist die Wirkung der Änderung von VDS auf die Einengung des Kanals (VGS:
konstant) ähnlich zu der eines JFET, und dementsprechend verlaufen auch die Ausgangskennlinien
ID=f(VDS)⏐VGS (Parameter) eines Verarmungs-MOSFET.
Die (realen und idealisierten) Ausgangskennlinien ID=f(VDS)⏐VGS (Parameter) eines Verarmungs-

MOSFET sind in den Figuren 4-55 und 4-56 dargestellt :
Ohm’scher
ID Bereichohmi que
région Stromquellen-Bereich
région source de courant: VDS> V P + VG S
VG S>0
Durchbruchs-Bereich
région de claquage
VG S0 = 0 V
IDSS
VG S1 < VG S0
ID1
VG S2 < VG S1
VG S3 < VG S2
VG S4 = VG SB = -V P VDS
VDS1 V région de bloc age VDSma x
P
Sperr-Bereich
Figur 4-55 : (Reale) Ausgangs-Kennlinien ID=f(VDS)⏐VGS (Parameter) eines Verarmungs-MOSFET.
Azizi. A - 35 - 14/12/2004
ID région
Ohm’scher région source de courant: VDS>VP+VG S
Stromquellen-Bereich
ohmique
Bereich
VG S= 1 V
Steigung
pente: : 1/rds
1/rds
IDSS 0V D
ID
G
-1 V
S VDS
-2 V VG S
-3 V
VDS
VP VGSB
Figur 4-56 : (Idealisierte) Ausgangs-Kennlinien eines Verarmungs-MOSFET.
Da der Widerstand RDS (=dVDS /d ID it VGS : konstant) eines MOSFET grösser als der eines JFET
ist, steigen seine Kennlinien im Stromquellen-Bereich langsamer an als die eines JFET.
4.3.1.3 Übertragungs-Kennlinie und Transkonduktanz
Was die Übertragungs-Kennlinie ID=f(VGS)⏐VDS =0, anbelangt, besteht auch wieder die gleiche
Ähnlichkeit zwischen dem Verarmungs-MOS-Transistor und dem JFET.
Die Figur 4-57 zeigt die Übertragungs-Kennlinien ID=f(VGS)⏐VDS =0 und die Transkonduktanz gm
eines Verarmungs-MOSFET :
g m [mS]
ID
g m0
IDSS
VG S
VG SB VG SB VG S
a) : Übertragungs-Kennlinie. b) : Transkonduktanz gm.
Figur 4-57 : Übertragungs-Kennlinie und Transkonduktanz eines Verarmungs-MOSFET.
Die Arbeitsweise und die Kennlinien eines MOSFET sind also genau gleich wie die eines JFET,
bis auf den Unterschied, dass beim MOSFET die Spannung VGS positive Werte annehmen kann.
Daher sind die Beziehungen (4.4) bis (4.9), welche die Ausgangs- und Übertragungs-Kennlinien
eines JFET beschreiben, auch für den Verarmungs-MOSFET gültig. Die gleichen Polarisierungs-
Schaltungen können verwendet werden um den Arbeitspunkt eines Verarmungs-MOSFET
festzulegen. Das Kleinsignal-Modell (bei niedrigen Frequenzen) eines Verarmungs-MOSFET ist
identisch mit dem eines JFET.
Azizi. A - 36 - 14/12/2004
Bei den Verarmungs-MOSFETs mit ″P″-Kanal wird einfach die Richtung der Ströme und die
Polarität der Spannungen umgekehrt.
4.3.1.4 Ersatzschaltbilder eines Verarmungs-MOS-Transistors (D-MOS)
Das Ersatzschaltbild eines Verarmungs-MOS-Transistors (Figur 4-58) ist genau das gleiche wie
das eines JFET. Der Widerstand RDS, der die Steigung der Ausgangs-Kennlinien im Stromquellen-
Bereich kennzeichnet, ist sehr gross im Vergleich zu dem eines JFET.
G D G D
id = g m vgs
VGS
rDS VDS vgs
S S
a) : Ohm’scher Bereich. b) : Stromquellen-Bereich.
Figur 4-58: Lineare Ersatzschaltbilder eines Verarmungs-MOS-Transistors.
4.3.1.5 Anwendungen des Verarmungs-MOSFET
Die Verarmungs-MOSFETs haben praktisch die gleichen Anwendungen wie die Sperrschicht-
FETs. Sie können als Verstärker verwendet werden, als Pufferstufe, als Schalter, als veränderlicher
Widerstand in AGC-Schaltungen, Multiplexer, Steller, usw. Sie sind besser als die JFETs wegen
ihrer höheren Eingangsimpedanz, ihrem niedrigeren Rauschen, und auch aufgrund der
Möglichkeit, eine positive Spannung VGS zu gebrauchen.
Ganz allgemein sind die Beziehungen, welche in den vorhergehenden Abschnitten zur
Bestimmung der Eigenschaften von Verstärkerschaltungen entwickelt wurden, auch für
Verarmungs-MOFETs gültig.
Azizi. A - 37 - 14/12/2004
4.3.2 Anreicherungs- oder selbstsperrender MOS-Feldeffekt-Transistor

(Enhancement Mode MOSFET)
4.3.2.1 Aufbau
Ein Verarmungs-MOSFET verhält sich bei VGS = 0 in digitalen Schaltungen wie ein geschlossener
Schalter (leitender Kanal). Um den Schalter zu öffnen (den Kanal zu sperren), muss eine negative
Spannung VGS zwischen Gate und Source angelegt werden. Für viele numerische Anwendungen
möchte man einen anfangs offenen Schalter (gesperrter Kanal) gebrauchen, welchen man durch
Anlegen einer positiven Steuerspannung VGS schliessen (leitender Kanal) kann. Dies kann erreicht
werden indem man den Kanal (N oder P) unter der Steuerelektrode des Verarmungs-MOSFET
weglässt. Der so entstehende Aufbau ist der eines Anreicherungs-MOS-Transistors (enhancement
mode MOST, E-MOST). Die Figur 4-58 stellt den Aufbau von Anreicherungs-MOSFETs mit N-
oder P-Kanal sowie ihre elektrischen Schaltsymbole dar :
S G D
D
N+ P N+
grille isolée G B
SiO 2 isoliertes Gate
(métallique)
(Metall)
S
B Substrat (P)
substrat
a) N-Kanal Anreicherungs-MOSFET. b) elektrisches Schaltsymbol.

S G D
P+ N P+ D
grille isolée
isoliertes Gate
SiO 2 (métallique) G B
(Metall)
S
B substrat
Substrat (N)
(N)
c) P-Kanal Anreicherungs-MOSFET. d) elektrisches Schaltsymbol.
Figur 4-59 : Aufbau der Anreicherungs-MOSFETs und ihre elektrischen Schaltsymbole.
4.3.2.2 Arbeitsweise eines Anreicherungs-MOSFET
Der Verlauf der Ausgangs-Kennlinien eines Anreicherungs-MOSFET ähnelt dem eines

Verarmungs-MOSFET, aber seine Arbeitsweise ist anders aufgrund der Polarität der
Steuerspannung VGS.
Wenn VGS gleich Null oder negativ ist, ist der Transistor im Ruhezustand, die beiden N+-Gebiete
sind nicht verbunden, und kein Strom kann daher zwischen Drain und Source fliessen. Damit
dieser Aufbau wie ein Transistor arbeiten kann, muss:
• zuerst ein Kanal erzeugt werden, welcher Drain und Source verbindet.
• sodann die Breite dieses Kanals durch die Steuerspannung (VGS)beeinflusst werden.
Azizi. A - 38 - 14/12/2004
Im Gegensatz zum JFET und zum Verarmungs-MOSFET ändert sich beim Anlegen einer Gate-
Source-Spannung welche negativ oder Null ist (VGS ≤0) nichts am Ruhezustand des Aufbaus.
Selbst wenn eine positive Spannung (VDS>0) zwischen Drain und Source anliegt, ist der Drain-
Strom ID praktisch gleich Null. Denn die sehr kleine Anzahl von Minderheits-Ladungsträgern
(durch Wärmebewegung freigesetzte Elektronen) im Substrat reicht bei weitem nicht aus um einen
messbaren Strom z uerzeugen. Aus diesem Grund heisst der Anreicherungs-MOSFET auch
selbstsperrender MOSFET (normally off). Ein Verarmungs-MOSFET ist ein selbstleitender
Transistor.
Eine positive Spannung zwischen Gate und Source ändert dagegen diese Lage. Man kann sich das
Gate und das Substrat als Platten eines Kondensators vorstellen, zwischen denen sich ein
Dielektrikum befindet, in diesem Fall Silizium-Oxyd (SIO2). Das positive Potential des Gates zieht
negative Ladungen (Elektronen von der Source) zur Nahtstelle zwischen Isolator und Halbleiter
(unter die metallische Elektrode) im linken Bereich des Substrats (Bereich nahe der Source). Figur
4-60 illustriert dies :
VDS >0
D
S VG S1 >0 G D ID=0
G
S
VDS >0
N+ P N+ VG S1 >0
SiO 2 électrons de
Elektronen
von
la der
source
Source
B
Figur 4-60 : Einfluss einer positiven Gate-Source-Spannung.
Wie man sieht, bewirkt das Anlegen einet positiven Spannung VGS, dass unter dem Gate ein
Gebiet vom Typ N entsteht. Diese Spannung muss grösser als ein Grenzwert werden, welcher
Schwellspannung VTH (Threshold Voltage) genannt wird, damit sich dieses neue Gebiet von der
Source bis zum Drain ausdehnen kann (Entstehung eines N-Kanals). Durch Erhöhung der
positiven Spannung VGS wird eine wachsende Anzahl negativer Ladungen (Elektronen) von der
Source unter das Gate gezogen, und zugleich die positiven Ladungen (die Löcher im P-Substrat)
weiter weg geschoben. Sobald VGS positiv genug ist (VGS=VTH), sind die positiven Ladungen unter
dem Gate völlig verschwunden, und haben Platz für Elektronen freigemacht. Man spricht davon,
dass eine Inversion der Bevölkerung freier Ladungsträger stattgefunden hat. Diese
Inversionsschicht reicht nun von der Source bis zum Drain und bildet einen Kanal. Wenn nun eine
positive Spannung zwischen Drain und Source angelegt wird, kann ein Strom ID durch diesen
kanal fliessen, wie in Figur 4-61 dargestellt :
VDS>0
D
S VGS>VTH G D
ID>0
G
S
SiO 2
N+ N+ VDS >0
P VG S≥VTH
zone de
couche d’inve rsionRaumladungs-
Inversions-Schicht
(N-Kanal)
(canal N) dé plétion
Gebiet
B
Figur 4-61 : VGS≥VTH → Inversion der Bevölkerung mit freien Ladungsträgern und Bildung des Kanals.
Azizi. A - 39 - 14/12/2004
Sobald Drain und Source durch einen Kanal verbunden sind (VGS ≥VTH), bewirkt das Anlegen
einer Spannung VDS>0 einen Stromfluss ID durch den Kanal.
Die Änderung der Stärke dieses Stromes in Abhängigkeit von VGS und VDS ähnelt der des JFET
und des Verarmungs-MOSFET. Im Ohm’schen Bereich der Kennlinien (VDS < VGS-VTH) steigt der
Strom ID proportional zu VDS an. Der Anstieg von VDS bewirkt zugleich eine Verbreiterung der
Raumladungs-Gebiete auf der Drain-Seite und führt so zur Einengung des Kanals, siehe Figur
4-62 :
VDS1<VGS-VTH
S VG S>V TH G D
D
ID1 > 0
N+ G
SiO 2 N+
S
VDS1 <VGS -VTH
verengter
canal rétré ci Raumladungs-
zones de VGS≥ VTH
P Kanal Gebiet
dé plétion
Figur 4-62 : Verengung des Kanals auf der Drain-Seite durch die Erhöhung der Spannung VDS.
Die Einengung des Kanals auf der Drain-Seite wächst mehr und mehr, wenn VDS grössere
(positive) Werte annimmt. Wenn schliesslich VDS=VGS-VTH, wird der Kanal vollständig
abgeschnürt, und der Drain-Strom steigt nicht mehr mit VDS an (Stromquellen-Bereich), wie in
Figur 4-63 gezeigt :
VDS2≥ VGS-VTH
S VGS>VTH G D
D
ID2 > 0
G
SiO 2
N+ N+
S VDS2>VGS -VTH
canal pincé
abgeschnürter zones de
Raumladungs- VGS≥ VTH
P Kanal dé plétion
Gebiet
Figur 4-63 : Abschnürung des Kanals auf der Drain-Seite durch die Erhöhung der Spannung VDS.
Die Ausgangs-Kennlinie ID=f(VDS)⏐VGS (paramètre) eines E-MOST ähnelt der eines D-MOST mit dem
einzigen Unterschied, dass beim E-MOST die Steuerspannung VGS positiv ist (VGS≥VTH).
Azizi. A - 40 - 14/12/2004
4.3.2.3 Ausgangs-Kennlinie
Die Figuren 4-64 und 4-65 zeigen jeweils die realen und die idealisierten Ausgangs-Kennlinien
ID=f(VDS)⏐VGS (Parameter) eines Anreicherungs-MOSFET :
Ohm’scher
ID Bereich Stromquellen-Bereich VDS > (VGS – VTH)
VGS = 8 V
VDS = (VGS – VTH)
7V
6V
5V
4V
VDS
VK2 VK1 Sperrbereich VGS < VTH
Figur 4-64 : (Reale) Ausgangs-Kennlinien eines Anreicherungs-MOSFET (E-MOST).
ID Ohm’scher
Bereich Stromquellen-Bereich VDS > (VGS – VTH)
ID 1 8V
Steigung 1/rds Steigung 1/RDS
ID 2 7V
6V
5V
VGS = 4 V
VK2 VK1 VDS
Figur 4-65 : (Idealisierte) Ausgangs-Kennlinien eines Anreicherungs-MOSFET (E-MOS).
Der E-MOS-Transistor bricht durch, wenn die Spannung VDS eine vom Hersteller gegebene obere
Grenz überschreitet. Der Widerstand RDS der dem Kehrwert der Steigung der Kennlinien im
Stromquellen-Bereich entspricht, ist beim E-MOS-Transistor sehr gross.
Der Widerstand rDS kennzeichnet die Steigung der (idealisierten) Kennlinien im Ohm’schen
bereich :
−1 −1
⎛ dI ⎞ ⎛I ⎞
rDS = ⎜⎜ D ⎟⎟ = ⎜⎜ D1 ⎟⎟ für VDS <VTH − VGS (4.49)
⎝ dVDS ⎠ ⎝ VK 1 ⎠
Azizi. A - 41 - 14/12/2004
4.3.2.4 Übertraguns-Kennlinie und Transkonduktanz gm
Im Stromquellen-Bereich (VDS > VTH-VGS) verhält sich der E-MOS-Transistor wie eine von der
Steuerspannung VGS gesteuerte Stromquelle. In diesem Bereich bestimmt die Beziehung zwischen
ID und VGS die Übertragungs-Kennlinie des Transistors.
Die Übertragungs-Kennlinie ID=f(VGS)⏐VDS>VTH wird durch eine quadratische Funktion gegeben :
I D (ON )
I D = k (VGS − VTH ) 2 mit k= (4.50)
(VGS (ON ) − VTH ) 2
wo :
VGS(ON) und ID(ON) einen Punkt auf der Übertragungs-Kennlinie ID=f(VGS) bezeichnen, so wie in
(4.50) beschrieben. Der Hersteller gibt im Allgemeinen die Werte des Faktors k und von VTH (oder
aber die Werte von VGS(ON) , ID(ON) und von VTH ) auf den Datenblättern des Transistors an. Man
achte auf die Einheit des Faktors k : [A/V2] =[S/V].
Manchmal wird die Beziehung (4.51) leicht anders dargestellt :
2
⎛ VGS − VGS ⎞
I D = k ′I D (ON ) mit k′ = ⎜ ⎟ (4.51)
⎜ VGS (ON ) − VGS ⎟
⎝ ⎠
Die Transkonduktanz gm wird berechnet sich nach :
dI D (VGS )
gm = = 2 k (VGS − VTH ) (4.52)
dVGS
Die Figur 4-66 zeigt graphisch die Änderung der Übertragungs-Kennlinie und die der
Transkonduktanz gm eines E-MOS-Transistors in Abhängigkeit von VGS :
ID
gm
I D = k (VGS − VTH ) 2
VD S > (VGS − VTH )
ID(ON)
Q
gm = 2k (VG S − VT H)
VGS
VTH VGS (ON)
Figur 4-66 : Übertragungs-Kennlinie ID=f(VGS), und die Transkonduktanz gm=f(VGS) eines E-MOS.
Azizi. A - 42 - 14/12/2004
4.3.2.5 Ersatzschaltbild eines Anreicherungs-MOSFET
Das Ersatzschaltbild eines Anreicherungs-MOSFET ist identisch mit dem eines Verarmungs-
MOSFET. Im Ohm’schen Bereich wird der Transistor durch einen Widerstand (rDS) dargestellt
und im Stromquellen-Bereich durch eine von der Spannung VGS gesteuerte Stromquelle.
G D G D
id = g m vgs
VGS
rDS VDS vgs
S S
a) : Ohm’scher Bereich b) : Stromquellen-Bereich
Figur 4-67 : Ersatzschaltbilder eines Anreicherungs-MOS-Transistors (E-MOS).
4.3.2.6 Kennlinien eines P-Kanal Anreicherungs-MOSFET
Die Figur 4-59b zeigt die Struktur eines P-Kanal Anreicherungs-MOSFET. In ein Substrat (B :
Body oder Bulk) vom Typ N werden zwei Gebiete (D : Drain und S : Source) vom Typ P+
eingebaut. Eine dünne Silizium-Oxyd-Schicht isoliert das Gate vom Substrat.
Insgesamt ist die Arbeitsweise eines P-Kanal Anreicherungs-MOSFET nicht von der eines
N-Kanal Anreicherungs-MOSFET verschieden. Einzig führt der umgekehrte Sinn der
PN-Übergänge zu Spannungen und Strömen, deren Richtung verglichen mit dem N-Kanal
Anreicherungs-MOSFET umgekehrt sind.
Die Figur 4-68 zeigt die Ausgangs- und Übertragungs-Kennlinien eines P-Kanal Anreicherungs-
MOSFET :
ID
VDS < (VGS − VTH )
région ID gm
région source de courant
ohmique VGS (ON) VTH
VGS= -4V VDS VGS

-5 V
-6 V g m = 2k (VGS − VTH )
-7 V I D = k (VGS − VTH ) 2
VDS = (VGS − VTH )

ID(ON)
-8 V Q
Figur 4-68 : Ausgangs-Kennlinien ID=f(VDS), Übertragungs-Kennlinie ID=f(VGS) und Transkonduktanz gm

eines P-Kanal Anreicherungs-MOSFET.
Wenn man die Figur 4-68 mit den Figuren 4-64 und 4-66 vergleicht, erkennt man gut das negative
Vorzeichen der Spannungen und die umgekehrte Richtung der Ströme eines P-Kanal
Anreicherungs-MOSFET.
Azizi. A - 43 - 14/12/2004
4.3.2.7 Verstärker mit Anreicherungs-MOSFET :
Die Anreicherungs-MOSFETs können genauso wie die JFETs als Verstärker verwendet werden.
Zunächst wird der Arbeitspunkt des Transistors durch eine Polarisierungs-Schaltung festgelegt, im
Stromquellen-Bereich (für einen N-Kanal Anreicherungs-MOST : VGS>VTH und (VDS>VGS-VTH).
Mit Hilfe von Koppel-Kondensatoren wird dann das zuverstärkende Signal (vin) an den Eingang
gelegt und das Ausgangssignal (vout) an die Last. Die Gate-Polarisierung eines (N-Kanal)
Anreicherungs-MOSFET kann verwirklicht werden durch eine feste Spannungsquelle (VG), durch
einen Spannungsteiler (R1 und R2) oder durch eine Drain-Gegenkopplung (RG zwischen Drain und
Gate), siehe Figur 4-69 :
VDD VDD VDD

RD RD
R1 RD
RG
ID ID ID
D D D
RG VDS
G G VDS
S G S
S
VG
R2
a) Polarisierung durch VG, b) durch Spannungsteiler, c) durch Drain-Gegenkopplung.

Figur 4-69 : Polarisierung eines N-Kanal Anreicherungs-MOSFET.
Die Analyse eines Anreicherungs-MOSFET Verstärkers wird auf die gleiche Weise wie bei einem
JFET oder einem Verarmungs-MOSFET durchgeführt, mit Hilfe der Ersatzschaltung von Figur
4-67b. Es sei angemerkt, dass die Signalverstärkung nicht die vorteilhafteste Verwendung der
Anreicherungs-MOSFETs darstellt, wegen des relativ niedrigen Werts ihrer Transkonduktanz gm.
4.3.2.8 Anreicherungs-MOSFET Inverter mit passiver Last
Der Hauptvorteil der Anreicherungs-MOSFETs im Vergleich mit anderen Typen von Feldeffekt-
Transistoren ist ihre positive Schwellspannung VTH. Aufgrund dieser Eigenschaft kann der
Transistor als (Ein/Aus- oder Um-) Schalter eingesetzt werden, mit einer Steuerspannung, die
zwischen Null und einem positiven Wert grösser als die Schwellspannung liegt. Der Schalter ist
offen, wenn die Steuerspannung gleich Null ist (VGS=0), und er ist geschlossen, wenn die
Steuerspannung grösser als die Schwellspannung ist (VGS>VTH>0). Aufbauend auf diesem
Verhalten wurden sehr komplexe digitale integrierte Schatlungen entwickelt. Die Figur 4-70 zeigt
die Grundschaltung eines Inverters mit Anreicherungs-MOSFET und passiver Last (Drain-
Widerstand RD).
VDD
RD
S
vOUT
vIN
Figur 4-70 : Anreicherungs-MOSFET Inverter mit passiver Last RD.
Azizi. A - 44 - 14/12/2004
Wie in Figur 4-70 gezeigt hat die Steuerspannung vin zwei Pegel :
• Tiefer Pegel (Low) : VL → vinL=VL=0 oder ein Wert kleiner als VTH.
• Hoher Pegel (High) : VH → vinH=VH>VTH
Beispiel : In der Schaltung von Figur 4-70 gelte : VTH=3V, und der Durchlass-Widerstand des
Transistors im Ohm’schen Bereich sei : rDS=500Ω, RD=2.5kΩ, vinL=0 et vinH=5V. VDD=5V.
Die Figur 4-71 zeigt die Arbeitsweise eines Inverters mit Anreicherungs-MOSFET , bei dem der
Transistor als gesteuerter Schalter verwendet wird. Die idealen Werte des Ausgangssignals in
Abhängigkeit von vin sind ebenfalls angegeben :
VDD=5V VDD=5V
RD=2.5kΩ RD=2.5kΩ
rDS= Vout=0.83V=VL
vinL =VL=0 S vout=5V=VH 500Ω (VL <<VTH )
vinH=VH=5V
S
a) VGS=0 → Schalter geöffnet b) VGS> VTH → Schalter geschlossen
Figur 4-71 : Anreicherungs-MOSFET Inverter mit passiver Last RD.
Der Name Inverter kommt daher, dass der Pegel des Ausgangssignals der Kehrwert des Pegels des
Eingangssignals ist. Wenn der Eingangspegel hoch ist (Vin=VH>VTH), anders gesagt gleich logisch
″1″, dann ist der Ausgangspegel tief (Vout<<VTH) , also gleich logisch ″0″.
4.3.2.9 Anreicherungs-MOSFET Inverter mit aktiver Last
Die allerersten logischen Schaltungen gebrauchten Widerstände um die Umkehrfunktion zu

verwirklichen. Der grösste Nachteil eines Inverters wie in Figur 4-70 besteht aber gerade in seinem
passiven Widerstand (RD). Die Integration von Widerständen auf Silizium benötigt viel Platz und
ist daher teuer. Deswegen sucht man sie zu umgehen.
Die Idee besteht darin ein aktives Element zu verwenden, um den Drain-Widerstand RD zu
ersetzen. Die Linearität zwischen der Spannung an den Klemmen und dem Strom durch das
Element kann dabei nicht perfekt sein, da logische Funktionen verwirklicht werden sollen, bei
denen die Variablen nur zwei Zustände annehmen (hoch ″H″ und tief ″L″). Es wird nur verlangt,
dass bei dem Element das Verhältnis zwischen der Spannung an seinen Klemmen und dem Strom,
welcher es durchfliesst, gross genug sei, damit es als Widerstand mit grossem Wert (einige Kilo-
Ohm) betrachtet werden kann.
Die Schwierigkeit wurde schliesslich gelöst, indem ein zweiter als Zweipol geschalteter Transistor
(Drain und Gate kurzgeschlossen) eingesetzt wird.
Die Figur 4-71 zeigt die Schaltung eines Anreicherungs-MOSFET Inverters mit aktiver Last. Der
erste Transistor T1 arbeitet wie derjenige in Figur 4-70, das heisst als gesteuerter Schalter, und der
Azizi. A - 45 - 14/12/2004
zweite Transistor T2 dessen Drain und Gate verbunden sind, spielt die Rolle des Drain-Widerstands
RD.
VDD
T2
T1
S vOUT
vIN
Figur 4-72 : Inverter-Schaltung mit Anreicherungs-MOSFET und aktiver Last (T2).
Das Eingangssignal vIN, das 0 oder 5 Volt betrage, steuert die Öffnung oder Schliessung des
Schalters T1. Für den Transistor T2 bedeutet die Verbindung zwischen Gate und Drain, dass die
Spannungen Drain-Source und Gate-Source gleich sein müssen :
V DS ≡ VGS (4.53)
Wenn man nun also auf den Ausgangs-Kennlinien ID=f(VDS)|VGS :konstant die Orte der Punkte welche
(4.53) erfüllen einträgt, findet man die gestrichelte Kurve von Figur 4-73 :
ID[mA]
Pour T2 : VDS =VGS
5.0 10
4.5
4.0
9
A
3.5
3.0
VG S[V]
8
2.5
2.0 7
1.5
6
1.0
5
0.5
4
3 VDS [V]
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
Figur 4-73 : Ausgangs-Kennlinien von T2 und Punkte in denen VDS=VGS.
Offensichtlich fliesst durch den Transistor T2 der Strom ID wie durch ein Element mit zwei
Anschlüssen, welcher also einen zwar nicht-linearen, aber relativ hochohmigen Widerstand RDS(ON)
darstellt : Im Punkt A der Kurve beträgt etwa das Verhältnis zwischen der Spannung VDS und dem
Strom ID durch T2 einen Widerstand von ungefähr 2.37 kΩ (RDS(ON) ≈ 9V/3.8 mA).
Der erste Transistor ist also der Schalter und der zweite die aktive Last.
Dies stellt einen sehr wichtigen Vorteil dar, weil dadurch die Abmessungen und auch der
Stromverbrauch der integrierten Schaltungen stark vermindert werden können.
Azizi. A - 46 - 14/12/2004
4.3.2.10 Anreicherungs-MOSFET Inverter mit P-Kanal
P-Kanal Anreicherungs-MOSFETs können genauso wie N-Kanal Typen verwendet werden um

logische Funktionen zu verwirklichen. Untenstehende Figur zeigt die Schaltung eines solchen
Inverters :
VDD
S
E-MOS (canal P)
vIN
RD vOUT
Figure 4-74 : P-Kanal Anreicherungs-MOSFET Inverter mit passiver Last.
Da es sich um einen P-Kanal Anreicherungs-MOSFET handelt, muss die Spannung VGS zwischen
Null und einem negativen Wert weit unter der Schwellspannung VTH liegen (siehe die Kurven von
Figur 4-68). Aus diesem Grund wird die Source des Transistors an die positive Versorgungs-
Spannung VDD gelegt. Wenn der Pegel des Eingangssignals hoch ist (vIN=″VH″=VDD), ist die
Spannung VGS=0 und der Transistor ist gesperrt, der Ausgang auf dem tiefen Pegel
(vOUT=″VL″=0). Wenn dagegen das Eingangssignal auf dem tiefen Pegel ist (vIN=″VL″=0), dann ist
die Steuerspannung VGS des Transistors niedirger als die Schwellspannung (VGS=-VDD<VTH). Der
Transistor leitet (Ohm’scher Bereich) und der Ausgang ist auf dem hohen Pegel
(vOUT=″VH″≈VDD). Wie bereits vorher erwähnt, besteht der grösste Nachteil dieses Inverters in
seiener passiven Last (dem Widerstand RD).
4.3.2.11 CMOS (Complementary MOS) Inverter
Das Adjektiv complementary kommt daher, dass eine Schaltung aus zwei Anreicherungs-MOS N-
und P-Kanal-Transistoren symmetrisch zusammengesetzt wird, wobei jeder die gleiche Aufgabe
erfüllt. Aufgrund ihrer umgekehrten Arbeits-Eigenschaften, und in Abhängigkeit vom Pegel des
Eingangssignals vIN, ist der eine Transistor leitend, wenn der andere gesperrt ist. Die Figur 4-75
zeigt die Schaltung eines einfachen CMOS-Inverters :
vOUT
VDD
VDD
S
T2:E-MOS
(canal P)
T1:E-MOS
vIN (canal N) vOUT
S
vIN
VTH VDD
Figur 4-75 : CMOS-Inverter und seine Übertragungs-Kennlinie vOUT=f(vIN).
Azizi. A - 47 - 14/12/2004
Wenn das Eingangssignal hoch ist (vIN=″VH″=VDD), leitet T1 (N-Kanal) und T2 (P-Kanal) sperrt.
Damit geht der Ausgang auf das Masse-Potential (vout=″VL″=0). Umgekehrt, wenn das
Eingangssignal niedrig ist (vIN=″VL″=0), leitet T2 (P-Kanal) und T1 (N-Kanal) sperrt. Der Ausgang
ist damit auf dem hohen Pegel (vout=″VH″=VDD). Es wird also tatsächlich eine Umkehrfunktion
verwirklicht.
Man erkennt, dass im normalen Betrieb kein Weg von VDD zur Masse besteht. Daher ist die
Leistungsaufnahme im statischen Betrieb Null. Ein Strom fliesst nur dann kurz durch beide
Transistoren, wenn sie ihren Zustand ändern. Sie müssen deswegen sehr schnell sein. Die Flanken
des Taktsignals der Schaltung müssen aus diesem Grung sehr steil sein. Wenn die Frequenz des
Taktsignals erhöht wird, steigt der Einfluss der inneren und Streukapazitäten auf die
Leistungsaufnahme.
Es wäre daher falsch anzunehmen, dass eine CMOS-Schaltung keine Energie verbraucht. Ihre
Leistungsaufnahme ist aber wesentlich kleiner als die anderer Typen von logischen Schaltungen.
Fast alle logischen Funktionen können mit Hilfe von CMOS-Invertern verwirklicht werden.
Der Ersatz passiver Widerstände durch aktive Elemente kleiner Abmessungen welche leicht
integriert werden können, und die geringe Leistungsaufnahme stellen die Grundlage der
Entwicklung schneller und komplexer digitaler integrierter Schaltungen dar.
Azizi. A - 48 - 14/12/2004

4 Jfet Most

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

4 Jfet Most

Hochgeladen von

Copyright:

Verfügbare Formate

Eln-ch-4-De.

doc: Feldeffekt-Transistor (FET)

Azizi. A -1- 14/12/2004

Man unterscheidet zwei Typen von Feldeffekt-Transistoren :

a) die JFET (Junction Field Effect Transistors) oder Sperrschicht-Feldeffekt-Transistoren.

Die elektrischen Schaltsymbole der verschiedenen FET-Typen sind in Figur 4-1dargestellt :

G P-Kanal JFET "P"

Figur 4-1 : Elektrische Schaltsymbole von Feldeffekt-Transistoren.

Die allgemeinen Eigenschaften des FET sind :

• sehr grosser Gate-Widerstand, insbesondere bei den MOST.

Azizi. A -2- 14/12/2004

4.2 Der Sperrschicht-Feldeffekt-Transistor JFET

4.2.1 Zusammenfassung der Eigenschaften eines gesperrten PN-Übergangs

VD0=0 V VD1 = VR1 <0

Azizi. A -3- 14/12/2004

4.2.2 Spannungsgesteuerter veränderlicher Widerstand

Figur 4-3 : Halbleiter-Element.

Figur 4-4 : Widerstand als N-Gebiet.

Azizi. A -4- 14/12/2004

Azizi. A -5- 14/12/2004

4.2.3 Arbeitsweise und Kennlinien eines JFET (Source-Kopplung)

VDS = VDG + VGS = VDG denn VGS = 0V (4.3)

Azizi. A -6- 14/12/2004

a) : VDS1>0 b) :VDS2> VDS1

c) : VDS3 = VP d) : VDS4 > VP

Azizi. A -7- 14/12/2004

a) : JFET mit N-Kanal. b) : elektrisches Schaltsymbol.

c) : JFET mit P-Kanal. b) : elektrisches Schaltsymbol.

4.2.3.1 Eingangskennlinie eines JFET

4.2.3.2 Ausgangskennlinie eines JFET

• Ohm’scher Bereich oder Sättigung

Anmerkung : In einigen Elektronik-Büchern wird der Stromquellenbereich Sättigungsbereich

VDS ≥ VP mit VGS = 0V (4.4)

V DS ≥ V P + VGS mit VGSB < VGS < 0V (4.5)

Azizi. A -9- 14/12/2004

Steigung : DSS / VP=1/rds

VGS2 < VGS1

VGS3 < VGS2

4.2.3.3 Übertragungskennlinie und Transkonduktanz eines JFET

Figur 4-13 : Übertragungskennlinie eines JFET ID=f(VGS), mit VDS>VP+VGS.

Figur 4-14: Definition der Transkonduktanz eines JFET.

4.2.4 Vereinfachtes Ersatzschaltbild eines JFET

a) mit RGS und RDS b) ohne RGS und RDS

Figur 4-15 : Lineare Ersatzschaltbilder eines JFET (Stromquellen-Bereich).

4.2.5 Polarisierung eines JFET

In analogen Anwendungen (Verstärker, Pufferstufe etc.) arbeitet der JFET normalerweise im

4.2.5.1 Direkte Polarisierung des Gates

4.2.5.2 Automatische Polarisierung eines JFET

Figur 4-17 : Automatische Polarisierung eines JFET.

Dies führt zur Lösung einer Gleichung zweiter Ordnung :

Figur 4-18 : Graphische Darstellung des Arbeitspunktes (automatische Polarisierung).

Figur 4-19 : Verschiebung des Arbeitspunktes in Abhängigkeit der Transistor-Eigenschaften (automatische

Steigung = 1/RS ID0 Q0

4.2.5.3 Polarisierung mit Spannungsteiler

Figur 4-21 : Polarisierung mit Spannungsteiler.

4.2.5.4 Polarisierung durch Stromquelle

• Variante mit zwei Speisespannungen

• Variante mit nur einer Speisespannung

4.2.6 JFET - Schaltungen

4.2.6.1 Verstärker mit Source-Kopplung (Commun Source, CS)

Figur 4-25 : JFET-Verstärker mit Source-Kopplung.

• Gleichsignal-Ersatzschaltung um den Arbeitspunkt Q0(VDS0, ID0) zu bestimmen.

• Leerlauf-Verstärkungsfaktor Ave der Stufe :