Beruflich Dokumente
Kultur Dokumente
2015--11
Halbleiterbauelemente
Allgemeine Anforderungen
Vorwort
Dieser Group Standard wurde mit den verantwortlichen Bereichen der BMW Group abgestimmt.
Inhalt
Seite
Änderungen
Gegenüber GS 95033:2013--09 wurden folgende Änderungen vorgenommen:
-- Titel geändert;
-- Norm komplett überarbeitet.
Frühere Ausgaben
GS 95033:2013--09
Um eine ausreichend hohe Qualität bei den verbauten Halbleitern im Automobil zu gewährleisten, werden wesentliche
Risikofaktoren hiermit berücksichtigt, siehe Bild 1.
Bild 1 Qualitätssicherungs-Puzzle
2 Normative Verweisungen
Diese Norm enthält Festlegungen aus anderen Publikationen. Diese normativen Verweisungen sind an den jeweiligen Stellen
im Text zitiert und die Publikationen sind nachstehend aufgeführt. Es gilt die letzte Ausgabe der in Bezug genommenen
Publikation.
_______________
1) http://www.aecouncil.com/AECDocuments.html
2) https://www.aiag.org/source/Orders/prodDetail.cfm?productDetail=FMEA--4
3) https://www.aiag.org/source/Orders/prodDetail.cfm?productDetail=MSA--4
Seite 4
GS 95033--1:2015--11
Abkürzung Begriff
4 Allgemeine Anforderungen
Für Sicherheitsanforderungen, Zertifizierung (insbesondere Abgasemission) und Qualität sind alle relevanten rechtlichen
Vorschriften und Gesetze zu erfüllen. Zusätzlich gelten die relevanten Anforderungen des BMW Konzerns.
In Bezug auf Inhaltsstoffe und Wiederverwertbarkeit müssen Materialien, Verfahrens- und Prozesstechnik, Bauteile und
Systeme alle geltenden gesetzlichen Bestimmungen erfüllen.
Sollten Halbleiterbauelemente für Automotive-Applikationen vom Kunden angefragt werden, die nicht für automotive
Applikationen entwickelt wurden, so ist der ”Leitfaden zur Situations- und Risikoanalyse beim Einsatz von Komponenten aus der
Consumer Electronic (CE) im Fahrzeug” vom VDA zu berücksichtigen.
Generell sind der BMW Group Abweichungen zu diesem Group Standard vom 1st Tier anzuzeigen und eine entsprechende
Risiko-Bewertung ist durchzuführen. Identifizierte Risiken sind in der jeweiligen FMEA zu bewerten.
5 Qualitätsanforderungen an Halbleiterbauelemente
5.1 Qualitätsmanagement
5.1.3 Null-Fehler-Strategie
Beim Halbleiterhersteller muss eine Null-Fehler-Strategie etabliert sein.
Dabei sind entsprechende Prozesse zu etablieren, die sicherstellen, dass Probleme intern erkannt werden und keine
fehlerhaften Halbleiterbauelemente entlang der Lieferkette an den Kunden ausgeliefert werden.
Über alle Geschäftsprozesse beim Halbleiterhersteller muss ein durchgängiger kontinuierlicher Verbesserungsprozess (CIP)
zur aktiven Identifikation, Reduktion und Eliminierung von Prozess- und Produktschwächen, sowie zur Einleitung von Verbesse-
rungsmaßnahmen umgesetzt und gelebt werden.
Die Durchführung dieser Maßnahmen sowie die Ergebnisse sind zu überwachen und zu dokumentieren.
5.1.4 Design-FMEA
Für die bei der BMW Group eingesetzten Halbleiterbauelemente muss der Halbleiterhersteller eine Fehlermöglichkeits- und
Einflussanalyse (FMEA) hinsichtlich des Halbleiter-Designs durchführen.
In der Design-FMEA müssen alle möglichen, potentiell kritischen Charakteristiken und zuverlässigkeitsrelevanten Merkmale
ausgewiesen werden. Identifizierte Risiken hinsichtlich Funktion und Zuverlässigkeit sind mit Maßnahmen und Aktionsplan zu
belegen, bzw. sind mit der Prozess-FMEA Waferfab und gegebenenfalls Prozess-FMEA Backend abzugleichen. Kritische
Merkmale sind zu berücksichtigen.
5.1.5 Prozess-FMEA
Für die gesamte Prozesskette zur Fertigung eines Halbleiterbauelementes ist vom Halbleiterhersteller eine Prozess Fehler-
möglichkeits- und Einflussanalyse (Prozess-FMEA) durchzuführen.
Es muss sichergestellt werden, dass alle identifizierten Risiken aus der Design-FMEA, siehe Abschnitt 5.1.4, bzw.
Produkt-FMEA hinsichtlich eines möglichen Einflusses auf die Prozesse berücksichtigt werden.
In der Prozess-FMEA müssen alle möglichen, potentiell kritischen Charakteristiken und zuverlässigkeitsrelevante Merkmale
ausgewiesen werden. Identifizierte Risiken sind mit Maßnahmen und Aktionsplan zu belegen. Die als kritisch identifizierten
Charakteristiken sind zu ermitteln und im Prozesslenkungsplan (Control Plan) zu berücksichtigen.
Seite 6
GS 95033--1:2015--11
5.1.6 Prozess-Audit
Um die Prozessfähigkeit bei neuen Fertigungstechnologien des Halbleiterherstellers nachzuweisen, ist sicherzustellen, dass
hinsichtlich der Herstellprozesse (Frontend, Backend, Test & Qualifikation) ein Prozess-Audit von mindestens einem
qualifizierten Lieferanten in der Lieferkette zu BMW Group durchgeführt wird. Das Audit-Ergebnis muss die aktuell verwendete
Technologie am aktuellen Produktionsstandort beinhalten und das Ziel soll mindestens eine A-Einstufung nach VDA Band 6 T3
sein.
Eine B-Einstufung kann kurzfristig akzeptiert werden, wenn Korrekturmaßnahmen umgesetzt sind, welche in einem
Nachfolge-Audit eine A-Einstufung garantieren.
5.2.1 Halbleiterbauelement-Design
Es ist sicherzustellen, dass das Design des verbauten Halbleiterbauelements ausreichend robust für Anwendungen im
Automotive-Umfeld ausgelegt ist.
Es muss sichergestellt werden, dass alle Merkmale im Design berücksichtigt werden, die die Zuverlässigkeit, die Testabdeckung,
eine Analyse und die Fertigung des Halbleiterbauelementes erhöhen:
-- die Design-Regeln müssen berücksichtigen, dass z.B. keine kritischen Stromdichten zugelassen werden, größere
Abstände für reduzierte Interferenzen garantiert werden und kritische Topographien reduziert werden;
-- Redundanzen, wie z.B. mehrfache Vias, müssen im Layout berücksichtigt werden;
-- robuste ESD-Schutz-Zellen müssen gemäß der jeweiligen Applikationsanforderung implementiert werden;
-- um eine ausreichende Testabdeckung zu ermöglichen müssen für Controller, ASSP und komplexe ASIC’s die Methoden
wie BIST, Scan/ Full-Scan Pfade und falls nötig weitere Tests berücksichtigt werden;
-- für nichtflüchtige Speicher (NVM) ist ein ECC-Verfahren zu implementieren.
-- Stresstests durch Anlegen höherer Betriebsspannungen (HVS und SHOVE) gemäß AEC--Q001--A 2.3.1. Spannungs-
regler müssen beim HVS-Test umgangen werden (Bypass);
-- die Anforderungen der Part-Average-Test Guideline AEC--Q001 sind zu implementieren;
-- NVM: 100 % Hochtemperatur-Data-Retention-Tests sind auf Wafer-Level-Ebene unter Benutzung des Worst-Case-Spei-
cher-Inhaltes durchzuführen (z.B. alle Bits gleich Eins oder Null);
-- für alle kundenrelevanten Parameter müssen für den Wafer-Test und den Final-Test ausreichende Sicherheitsabstände
gewählt werden (Guardbanding);
-- die Funktionalität über den gesamten spezifizierten Temperaturbereich muss gewährleistet werden.
Für das jeweils verwendete Testequipment und alle Testparameter ist die Messmittelfähigkeit gemäß AIAG--MSA
nachzuweisen.
5.3.1 Prozesslenkungsplan
Die in der Prozess-FMEA identifizierten kritischen Parameter müssen im Prozesslenkungsplan (Control Plan) berücksichtigt
werden. Besonderes Augenmerk ist auf zuverlässigkeitsrelevante Parameter zu richten, die nicht über elektrische Tests erkannt
werden können.
Es muss ein Prozess etabliert sein, welcher auffälliges Material definiert, erkennt und absichernde Maßnahmen ableitet.
5.3.3 Prozessfähigkeit
Um die Prozessfähigkeit und Prozessstabilität zu gewährleisten, müssen alle in der FMEA als kritisch identifizierten Parameter
mindestens einen Cpk-Wert von 1,67 erreichen:
-- für Fertigungsprozesse mit Cpk-Wert kleiner 1,67 sind geeignete Verbesserungsmaßnahmen zu definieren, zu implemen-
tieren und zu dokumentieren. Ausnahmen sind zu begründen;
-- Ausnahmen und Abweichungen sind nur in der Safe-Lauch-Phase erlaubt;
-- zuverlässigkeitsrelevante Parameter, welche nicht über elektrische Tests erkannt werden können, müssen plausibilisiert
werden und es ist ein Maßnahmenplan aufzusetzen und umzusetzen;
-- es muss eine Langzeit Cpk-Wert-Überwachung installiert sein.
Seite 8
GS 95033--1:2015--11
5.3.4 Null-Fehler-Strategie
Im Chip-Frontend ist eine Null-Fehler-Strategie entsprechend den Vorgaben von Abschnitt 5.1.3 umzusetzen.
5.4.1 Prozesslenkungsplan
Die in der Prozess-FMEA identifizierten kritischen Parameter müssen im Prozesslenkungsplan (Control Plan) berücksichtigt
werden. Besonderes Augenmerk ist auf zuverlässigkeitsrelevante Parameter zu richten.
Es muss ein Prozess etabliert sein, welcher auffälliges Material definiert, erkennt und absichernde Maßnahmen ableitet.
5.4.3 Prozessfähigkeit
Um die Prozessfähigkeit und Prozessstabilität zu gewährleisten, müssen alle in der FMEA als kritisch identifizierten Parameter
mindestens einen Cpk-Wert von 1,67 erreichen:
-- für Fertigungsprozesse mit Cpk-Wert kleiner 1,67 sind geeignete Verbesserungsmaßnahmen zu definieren, zu
implementieren und zu dokumentieren. Ausnahmen sind zu begründen;
-- Ausnahmen und Abweichungen sind nur in der Safe-Lauch-Phase erlaubt;
-- zuverlässigkeitsrelevante Parameter, welche nicht über elektrische Tests erkannt werden können, müssen plausibilisiert
werden und es ist ein Maßnahmenplan aufzusetzen und umzusetzen.
Es muss eine Langzeit Cpk-Wert-Überwachung installiert sein.
5.4.4 Null-Fehler-Strategie
Im Backend ist eine Null-Fehler-Strategie entsprechend den Vorgaben von Abschnitt 5.1.3 umzusetzen.
Spezielle Bondverbindungen wie z.B. Kupferbonding, Bonden über aktive Strukturen, Reverse-Bonding, BSOB (Bond Stitch On
Ball) sind in der FMEA spezifisch zu bewerten und mit geeigneten Risikovermeidungsmaßnahmen zu belegen (z.B. Bondpad-
Design, DOE, Bondparameter).
5.5 Testkonzept
Um eine hohe Testabdeckung zu gewährleisten (siehe Abschnitt 5.2.2, Auslegung auf hohe Testabdeckung), müssen alle
zuverlässigkeitsrelevanten parametrischen und funktionsrelevanten Fehler über den gesamten im Lastenheft spezifizierten
Temperaturbereich erkannt und die betroffenen Bauelemente aussortiert werden.
-- im Fall von Abweichungen muss ein Verfahren bzw. müssen Kriterien für die Akzeptanz und Disposition der Wafer
festgelegt sein;
-- es sind keine zuverlässigkeitsrelevanten Fehler erlaubt (z.B. GOI, TDDB, Viacontact).
-- Elektrischer Test/ Wafer-Test:
-- auf allen Wafern muss jedes Die mindestens gemäß den Anforderungen in Abschnitt 5.2.2 getestet werden;
-- für nichtflüchtige Datenspeicher (NVMs) ist ein Data Retention Test für 100 % der Bauelemente durchzuführen.
Dabei sind Methoden zur Vermeidung von Frühausfällen (z.B. High-temperature storage) anzuwenden;
-- für flüchtige Datenspeicher ist ein Data Retention Test oder ein vergleichbares Verfahren für 100 % der
Bauelemente durchzuführen.
-- Elektrischer Test/ Final Test:
-- 100 %-ige Sicherstellung der Funktionalität und Einhaltung der Parameter mindestens nach Spezifikations-
grenzen, insbesondere über den gesamten geforderten Temperaturbereich.
Auf Anfrage ist das Testkonzept darzustellen.
5.6 Qualifikation
5.6.1 Technologie-Qualifikation
Neue Technologien sind mindestens gemäß den technologierelevanten Anforderungen aus der AEC--Q 100 bzw. AEC--Q101
zu qualifizieren.
Die Test- und Freigabemethodik sowie Kriterien und ermittelte Daten sind auf Anfrage dem Kunden transparent aufzuzeigen
und zu plausibisieren. Abweichungen müssen aktiv dem Kunden gemeldet werden.
Vor Beginn der AEC--Q-Produktqualifikation muss der Halbleiterhersteller die Technologie freigegeben haben und entspre-
chende Prozessfähigkeitsnachweise müssen vorliegen.
Die Technologie und der Fertigungsprozess müssen auf bekannte Fehler am Produkt (eventuell Nachweis durch generische
Daten aus einem vergleichbaren Produkt) überprüft werden (lessons-learned; z.B. durch Implementierung von Teststrukturen
und Testverfahren).
5.6.2 Produktqualifikation
Für alle IC muss eine Produktqualifikation zumindest gemäß AEC--Q100, für diskrete Halbleiter gemäß AEC--Q101, durchgeführt
werden. Bei Abweichungen ist eine Delta-Analyse zu erstellen und mit dem Kunden abzustimmen.
Eigene Freigabe- und Qualifikationsstandards des 1st Tiers, welche mit den AEC--Q--Anforderungen vergleichbare oder höhere
Anforderungen haben, können von der BMW Group nach einem Review akzeptiert werden.
Bei ASIC/ ASSP muss die Produktqualifikation mit dem 1st Tier abgestimmt werden.
5.6.3 Produktcharakterisierung
Die Produktcharakterisierung muss gemäß AEC-Q003 oder gemäß einer mindestens gleichwertigen Methode durchgeführt
werden.
Für zuverlässigkeitsrelevante Parameter müssen nach erfolgten Stress-Tests alle Abweichungen der Charakterisierung
analysiert werden. Abweichungen sind aufzuzeigen.
Seite 10
GS 95033--1:2015--11
5.7 Safe-Launch-Konzept
Um die Produkt- und Prozessstabilität für neue Technologien und Produkte nach SOP zu gewährleisten, ist ein Safe-Launch-Plan
für alle Produktions- und Teststandorte nachzuweisen. Es ist dabei sicherzustellen, dass Anlauffehler bereits beim Halbleiterher-
steller erkannt, ausselektiert und daraus Maßnahmen abgeleitet werden:
-- der Safe-Launch-Plan muss dabei die entsprechenden statistischen Methoden, Tests, die Stückzahl und die Ausstiegskri-
terien definieren;
-- zusätzlich sind aus der Prozess-FMEA identifizierte Risiken zu berücksichtigen;
-- bei Auftreten von Auffälligkeiten sind Fehlerursachen und Vermeidungsmaßnahmen zu identifizieren und in einem Fehler-
Analyse-Report, nach der 8D-Methodik zu dokumentieren;
-- im Safe-Launch-Konzept für neue Produkte sind drei Test-Temperaturen (HT/ RT/ LT) sicherzustellen oder nachzuweisen,
warum drei Test-Temperaturen nicht notwendig oder üblich sind;
-- eine Plausibilisierung des Safe-Launch-Plans muss auf Anfrage bereitgestellt werden können;
-- der Safe-Launch-Plan muss so lange aktiv verfolgt werden, bis alle systematischen Fehler eliminiert sind.
5.8 Halbleiterbauelement-Änderungen
Es muss sichergestellt werden, dass Halbleiterbauelement-Änderungen nach Einführung in die Serie keinerlei negativen
Einfluss auf FFQR haben.
Alle Produkt- und Prozessänderungs-Ankündigungen (PCN) sind mindestens auf Basis der zwischen BMW Group und seinen
direkten Lieferanten gültigen Anforderungen zur Deltaqualifikation dem Kunden entlang der Lieferkette zu kommunizieren.
Halbleiterbauelement-Änderungen sind im Rahmen eines internen Änderungsmanagements und Risikomanagements (FMEA)
zu genehmigen und lückenlos zu dokumentieren.
5.9 Fehleranalyse-Support
Für alle Ausfälle, die beim Kunden auftreten, sind eine Ursachenanalyse und ein Maßnahmenplan für den
Problemlösungsprozess nach 8D-Methodik zu erstellen. Der 1st Tier hat sicherzustellen, dass vom Halbleiterhersteller ein
8D-Report erstellt, gepflegt und nachgehalten wird.
Eine Aktualisierung der Prozess- und gegebenenfalls der Design-FMEA hat stetig auf Basis der ermittelten Fehlerursache zu
erfolgen.
6.1 Langzeitverfügbarkeit
Für automotive Halbleiterbauelemente wird ein Lebenszyklus von mindestens 15 Jahren erwartet. Der Lebenszyklus beginnt
beim Produktionsstart des Halbleiters und beinhaltet eine mit dem 1st Tier abgestimmte End-of-Life Policy (PTN-Prozess).
Um die Versorgungssicherheit auch im Falle von signifikanten Änderungen z.B. Bedarfsverschiebung oder Technologiewechsel
zu gewährleisten, ist eine Migration zu einem funktionell äquivalenten, FFQR-kompatiblen Halbleiter erlaubt.
Eine mit dem Kunden abgestimmte Product/Prozess Change und Termination Notification Policy ist für alle Änderungen
einzuhalten.
5 Qualitätsanforderungen an Halbleiterbauelemente
5.1 Qualitätsmanagement
5.1.1 Advanced Product Quality Planning Process -- Sicherstellung, dass Qualitätsziele bis zum SOP erreicht werden.
5.1.2 Automotive Quality System ISO/TS 16949 Verbesserung der Produkt- und Prozessqualität
ISO 9001
ISO 26262
5.1.3 Null-Fehler-Strategie -- Reduzierung der Ausfälle auf ein Minimum
5.1.4 Design-FMEA -- Risikovermeidung in der Design-Phase
5.1.5 Prozess-FMEA -- Risikovermeidung im Fertigungsprozess
5.1.6 Prozess-Audit VDA Band 6 Teil 3 Beurteilung der Qualitätsfähigkeit und Prozessverbesserung
5.1.7 Produktfreigabe-Prozess Halbleiterbauelement AIAG Anforderungen Nachweis über Erfüllung der Anforderungen und Erteilung der Lieferfreigabe
5.1.8 Definition der prognostizierten Ausfallrate -- Prognose möglicher Ausfälle pro Millionen eingesetzter Bauelemente
5.1.9 Aufbewahrung von Unterlagen und Rückverfolgbarkeit -- Nachvollziehbarkeit, Sicherung von Anforderungsunterlagen.
5.2 Automotive Produkt-Design
5.2.1 Halbleiterbauelement-Design -- Auslegung des Designs auf automotive Anforderungen
5.2.2 Halbleiterbauelement-Teststrategie und AIAG Anforderungen Sicherstellung eines hohen Qualitäts- und Zuverlässigkeitsniveaus durch
Testprogramm-Entwicklung AEC-Q001 Designmaßnahmen
AEC-Q100
5.2.3 Evaluierung des Designs -- Sicherstellung, dass Design den Automotive-Technologie-Anforderungen
entspricht.
5.3 Herstellprozesse Frontend
5.3.1 Prozesslenkungsplan -- Dokumentation aller qualitätssichernden Maßnahmen
5.3.2 Automotivegesteuerter Produktionsfluss VDA Band 6 Teil 1 Beurteilung der Qualitätsfähigkeit und Prozessverbesserung
Western Electric Rules
5.3.3 Prozessfähigkeit -- Angaben, wie sicher die Ziele der Spezifikation erreicht werden können.
5.3.4 Null-Fehler-Strategie Frontend -- Vermeidung von Ausfällen über gesamte Wertschöpfungskette
(fortgesetzt) / (continued)
Seite 11
GS 95033--01:2015--11
Tabelle 2 (abgeschlossen) Seite 12